ロードマップでわかる!当世プロセッサー事情 第888回
NVIDIA Rubin Ultra開発中止の真相! 180層CoWoS-Lの歪曲トラブルと、急造ラックNVL576に透ける苦肉の策
2026年08月10日 12時00分更新
DWDMと3D積層で消費電力を半減
NVIDIAが描くシリコンフォトニクスの最適解
だいぶ前置きが長くなったが、Lee博士の講演内容に話を移したい。NVIDIAによる光回線に関する取り組みは何度か説明しており、例えばISSCCでも講演があった。Lee博士の冒頭の説明(市場のトレンドとや光回線の必要性など)は以前の講演とも被るので割愛するとして、おもしろい話をいくつか取り上げよう。
NVIDIAは昨年、Quantum-XとSpectrum-Xを発表したが、Quantum-XがSocketed(ソケットで着脱できる)というのは初耳だった。
Quantum-XはInfiniBandの、Spectrum-Xはイーサネットのスイッチであるが、なぜSocket式に着脱可能にしたのかは謎である。もちろんメンテナンスを考えたら着脱できる方が便利といえば便利かもしれないが、傷むのはむしろCPOモジュールの方で、こちらが着脱できるようには見えない。
さて、こうした次世代の光回線向けにはどんなアーキテクチャーがふさわしいかということで、今回のNVIDIAの提案はDWDM(Dense Wavelength Division Multiplexing:高密度波長分割多重)ベースのものである。
外部から連続するレーザー光を取り込み、出力側はMicroRingを使ってこれを変調して出力。波長の分だけMicroRingを並べる仕組みだ。一方受光側は、やはり波長の数だけPD(Photo Detector)を並べる構造
MicroRingベースでは高価なMUX/DeMUXを用意せずに比較的簡単にDWDMが構築でき、そしてDWDMでは無理に信号速度を上げなくても帯域が稼げるわけで、これに基づいたテストチップも今年発表されている。
テストチップは今年のISSCCとOFCでそれぞれ発表されている。やはりCOUPEを利用し、32Gbps×8=256Gbpsの帯域を持つ構成だ。試作ということもあり、パッケージ全体はちょっと大きめである
これに先立ち、どのくらいのスピードにするのが一番妥当と思われるのかに関する考察も説明されているが、つまるところ光回線では1波長の信号速度を上げるより、波長速度はそこそこに抑えて波長を増やした方がトータルで効率的という結論に達している。
テストチップの要素技術に関しては、今回のVLSIシンポジウムでもC20.2("A 32Gb/s Optical Receiver utilizing a Differential TIA with -17.3dBm Sensitivity in a 3D-stacked Silicon Photonics Platform")やC20.4("A 0.416-pJ/b, 32-Gb/s 3D-StackedOptical NRZ Receiver with-18.5-dBm OMA Sensitivity UsingSelf-Timed Decision Feedback Equalization")といった発表が別にあり、トータルとして極めて良好な数字が得られていることが説明された。
BER(Bit Error Rate)が10E-12を保つ期間は0.47UIと極めて広く、また伝達効率も全部混みにして2.59pJ/bitで、スケールアップ/スケールアウト向けにチップの外まで信号を引っ張る伝達にしてはかなり低めである。レーザーソースの消費電力まで加味しての数字であることに注意
この技術を200Tbpsのスイッチに適用した場合の消費電力の試算が下の画像であり、現在の100Tbpsスイッチ(つまりSpectrum-X)の次世代製品に適用することで、消費電力を半減できるとしている。
もっとも光信号の規格が現在のイーサネットのものとまったく互換性がないので、正直Spectrum-XやQuantum-Xの次世代製品に使えるか? というとこのままでは無理である。現実的にはNVSwitch 8の後継(NVSwitch 9?)あたりが一番有力な候補に思える
こんな感じでNVIDIAはいろいろ足元ではけつまずきつつも、次世代の信号の光化に向けて着実に研究を積み重ねていることが確認できる内容であった。というか、今回の研究が示す未来と、とりあえず構築されたVera Rubin Ultra NVL576のプロトタイプとのギャップが大きすぎて、ちょっとクラクラしてしまいそうだが、このギャップを埋めるのが今後のNVIDIAの製品展開になりそうだ。
本記事はアフィリエイトプログラムによる収益を得ている場合があります

この連載の記事
-
第887回
PC
AIなしではもはや限界 TSMCが明かすメモリー開発にAIが不可欠となった現実 -
第886回
PC
CFETの足を引っ張るPMOSを救え! imecが提案する新絶縁層と、あえて精度を緩める「Notch Alignment」の妙手 -
第885回
PC
TSMCも次世代「CFET」の全貌を披露! Forksheetスキップの背景と、世界最小6T SRAM実証で見えた2030年への布石 -
第884回
PC
Samsungが次世代CFETの試作に成功! IBMの10万ドル方式に対抗する、量産重視な「一括形成プロセス」のリアリティ -
第883回
PC
TSMCのA16プロセスの詳細が判明! 性能向上の主因はトランジスタではなく裏面電源供給(SPR)にあり? -
第882回
PC
IBMが0.7nmチップの製造に成功! 変態的CFET構造NanoStackの凄みと、あまりに高すぎる製造コストの壁 -
第881回
PC
同一周波数で消費電力18%削減! 進化した「Intel 18A-P」はどこが変わったのか? -
第880回
PC
次世代NVLinkの布石か? TSMCの光電融合技術「COUPE」がもたらすAIサーバーの光接続 -
第879回
PC
なぜAIには「光」が必要なのか? NVIDIAが解説するスケールアップネットワークの低遅延・省電力化戦略 -
第878回
PC
もはや銅配線は限界? 3200Gイーサネット実現に立ちはだかる200GT/秒の壁 - この連載の一覧へ












