ロードマップでわかる！当世プロセッサー事情 第876回

このままではメモリーが燃える！ HBM4/5世代に向けた電力供給の限界と、Samsungが示すパッケージ協調設計の解

　前回と前々回はチップ側の電力供給の話を議論してきたが、消費電力が急増することでいろいろ困難になっているのはメモリー側も同じである。ということで今回はISSCC 2026でSamsungが発表した"Packaging-Aware Design and Optimization of HBM Power Delivery in AI Platforms"(F3.7)の内容を解説したい。

増大するHBMの消費電力と熱・ノイズの壁

　AI向けなので標準的なDDRではなくHBMとGDDR、LPDDRがターゲットになるのだが、当然こちらもものすごい勢いで帯域増強が図られているのはご存じの通り。

見えにくいが、GDDRの水色のわずかに下にある灰色の線がLPDDRである。こうしてみるとLPDDRもものすごい勢いで高速化を果たしている

　今回の主要なテーマはHBMであるが、そのHBMの消費電力のトレンドが下の画像で、効率はともかくとして総消費電力そのものは上がる傾向にある。

効率そのものはどんどん向上して、HBM4Eでは2pJ/bitを切る勢いだが、なにせバス幅が広い上に転送性能もどんどん上がっているため、トータルとしての消費電力(赤)も向上することは避けられない

　HBMは基本的にシリコンインターポーザーを利用してLSIと接続するわけだが、従来はHBMへの電力供給もシリコンインターポーザー経由だった。

信号配線はともかく、電力の供給をインターポーザー経由とするのは厳しい

　配線長が短い(数mmオーダー)限りにおいては普通のSingle Endedで信号を送れるし、バス幅を広げやすいというメリットがある一方、ノイズ対策に加えてPHYの発熱の多さ、さらにその発熱を放熱するかという観点では問題になってきている。

配線抵抗に起因する挿入損失を減らせば減らすほど、信号の波形が整っていくので、余分な補正などを掛けなくても信号が伝達できるのがこの方式のメリット

SSN(Simultaneous Switching Noise:同時スイッチングノイズ)、SSO(Simultaneous Switching Output：同時スイッチング出力)、クロストーク(信号同士の干渉)は、なにしろバス幅が広く、しかも同時に伝送するため避けられない話ではある

　このうちSSN/SSO/Crosstalkについてはパターンを考慮し、信号同士を並べない(信号と信号の間にGNDを挟み込み、ここで干渉を軽減する)対策を取っているが、消費電力の肥大化にともなう発熱とその放熱の問題は今後大きな問題になる。

　容量と密度以外の問題として最大のモノは発熱である。HBMでは基本的にTSVを使い、一番下にあるベースダイの熱をDRAM(Core 1st～nth)に順次伝達していき、最終的に一番上のDRAMのダイから放熱することになる(Photo06)だけだが、この熱抵抗が決して少なくないことが問題視されている。

温度が上がると、これに起因するDRAMセルのリークが増え、これをカバーするためにリフレッシュ頻度が増え、結果性能が低下すると共にさらに発熱が増えることになり、より高い放熱能力が必要となる

　加えてPower Integrity（電源品質）も問題である。HBMへの書き込み時には、電源ノイズがクロック信号に載ってしまい、これが理由でskew（信号のズレ）が非常に大きくなる問題が出ている。

データリカバリーを掛けた後でもまだこれ、というのは驚きである

　これはHBMからの読み込みも同じで、Power Integrityが理由でジッターが大きくなる傾向が観測されているとする。

従来はHBMの信号速度がそこまで大きくなかったので問題になることは少なかったが、信号の高速化にともないどんどんシビアな問題になってきている

　ちなみに理想的な状態における信号波形は下の画像の通り。上にある画像の波形と比べると大幅に整っているのがわかる。これの主要因はSSO/SSNで、これもまたなんとかしないといけない課題と判断されている。

理想的な状態における信号波形。電源ノイズが載るとデータの変動は大きくなるが、それでもEye Heightが少し小さくなる程度で十分に通信可能なEye Patternになっているのがわかる