Navi 31は動作周波数がNavi 21より30%アップ
チップレット周りでもう1つ、プロセスそのものについて。Navi 31のGCDは5nmプロセスで製造されることになったが、これとNavi 21を比較したのが下の画像だ。
同一周波数なら50%消費電力削減、同一消費電力なら30%性能向上としているが、TSMCがもともと説明していた数字で言えばN7からN5に移行するとロジック密度が最大80%向上するほかに、最大15%の速度向上と30%の消費電力削減が実現できるとしていた。
もっとも製品スペックで比較すると以下のようになってしまい、平均して1割程度の向上しか見られない。
RDNA 2(Radeon RX 6950 XT) : Game 2.1GHz/Boost 2.3GHz
RDNA 3(Radeon RX 7900 XTX): Game 2.3GHz/Boost 2.5GHz
“30% improvement in STA”というからには、もう少し動作周波数の差があってもいい気がするのだが、現実問題としてはそこまでの差は見られないようだ。
ただRDNA 2とRDNA 3ではそもそも演算器の数が2倍では効かない。96CU vs 80CUながら、RDNA 3の方が実質2倍の演算器を実装していることを考えると2.4倍になる。
2.4倍の演算器をほぼ同等の消費電力でまわしながら、動作周波数が1割向上しているというのは冷静に考えればものすごい差であって、この原動力の1つがTSMCのN5の利用ということになる。
Ryzen 7000では動作周波数の高さと、これにともなう消費電力の高さが問題になったTSMCのN5だが(Ryzen 7000シリーズもECOモードで動作させると、ものすごく優秀な性能/消費電力比なのだが)、Navi 31ではうまく特性を引き出せたと言えるだろう。
1つには最大で2.5GHzと、GPUにしては高い動作周波数だが、CPUで見たらピークの半分くらいの消費電力効率の良いと言われるあたりで利用していることが挙げられるだろう。
ということでチップレット構造を説明していたらページが終わってしまった。次回はCUの中身を解説したい。
本記事はアフィリエイトプログラムによる収益を得ている場合があります

この連載の記事
-
第885回
PC
TSMCも次世代「CFET」の全貌を披露! Forksheetスキップの背景と、世界最小6T SRAM実証で見えた2030年への布石 -
第884回
PC
Samsungが次世代CFETの試作に成功! IBMの10万ドル方式に対抗する、量産重視な「一括形成プロセス」のリアリティ -
第883回
PC
TSMCのA16プロセスの詳細が判明! 性能向上の主因はトランジスタではなく裏面電源供給(SPR)にあり? -
第882回
PC
IBMが0.7nmチップの製造に成功! 変態的CFET構造NanoStackの凄みと、あまりに高すぎる製造コストの壁 -
第881回
PC
同一周波数で消費電力18%削減! 進化した「Intel 18A-P」はどこが変わったのか? -
第880回
PC
次世代NVLinkの布石か? TSMCの光電融合技術「COUPE」がもたらすAIサーバーの光接続 -
第879回
PC
なぜAIには「光」が必要なのか? NVIDIAが解説するスケールアップネットワークの低遅延・省電力化戦略 -
第878回
PC
もはや銅配線は限界? 3200Gイーサネット実現に立ちはだかる200GT/秒の壁 -
第877回
PC
「不良品ゼロ」と「水冷NG」の狭間で。ルネサスが明かした車載チップレットSoCのリアル -
第876回
PC
このままではメモリーが燃える! HBM4/5世代に向けた電力供給の限界と、Samsungが示すパッケージ協調設計の解 -
第875回
PC
1000A超のAIプロセッサーをどう動かすか? Googleが実践する垂直給電(VPD)の最前線 - この連載の一覧へ


