このページの本文へ

ソニー、2層トランジスタ画素積層型CMOSイメージセンサー技術の開発に成功

2021年12月16日 14時00分更新

文● ASCII

  • この記事をはてなブックマークに追加
  • 本文印刷

 ソニーセミコンダクタソリューションズは12月16日、世界初とする2層トランジスタ画素積層型CMOSイメージセンサー技術の開発に成功したと発表した。

構造のイメージ図

 これまで同一基板上で形成していたフォトダイオードと画素トランジスタの層を別々の基板に形成し積層することで、従来比およそ2倍の飽和信号量を確保し、ダイナミックレンジ拡大とノイズ低減を実現し、撮像特性を大幅に向上したという。

 本技術が採用する画素構造は、従来の画素サイズに加えて、今後の更なる微細画素においても、画素特性の維持・向上を可能にするとしている。

 詳細についてはこちらも参照。なお、本成果は12月11日から開催されているIEDM(国際電子デバイス会議)において発表された。

カテゴリートップへ

注目ニュース

ASCII倶楽部

最新記事

プレミアムPC試用レポート

ピックアップ

ASCII.jp RSS2.0 配信中

ASCII.jpメール デジタルMac/iPodマガジン