ロードマップでわかる!当世プロセッサー事情 第625回
脳の神経細胞を模したSNNに活路を見出すInnatera Nanosystems AIプロセッサーの昨今
2021年07月26日 12時00分更新
脳のシナプスのつながり方を模した
Spikeモジュール
ところで先に、複数のSpikeが来てから発火すると説明したが、これを行なうのはセグメントの出口に置かれたSpikeモジュールである。こちらはなんとコンデンサーを使ってパルスを蓄積する仕組みである。
要するにコンデンサーに必要な量のSpike(でやってきた電荷)が溜まると満杯になり、その結果として「発火」が発生するわけだ。どのくらいのSpikeで満杯になるかの調整は、その手前の“Conductance Parameter”で行なえる。
昨今のデジタル回路でも抵抗とコンデンサーくらいであればそう難しくなく実装できるわけで、極めてアナログ的ながらエレガンスにこれを実装した形だ。
それぞれのシナプスをつなぐのは、先にも出てきた2種類のインターコネクトだ。それぞれ特徴は違うので、ショートレンジの方は数で帯域を稼げるからそもそも高速でなくても構わず、むしろレイテンシーを下げる方に振っており、ロングレンジは必然的に本数が減る分帯域を引き上げる構成になっている。どのセグメントをどうつなぐかはセグメントへの配同様にコンパイル時に決定される模様だ。
ところでニューロン間のSpikeの伝達であるが、Spikeは単にデータでしかないので、このままでは「このSpikeをどのニューロンに伝達するか」の表現ができない。これをカバーするのがAERである。
AERは6つ前の画像だとNeuro-Syaptic Segmentの外に置かれているが、これを見ると実際には個々のセグメントに配されているような気がする。ちなみにFast AER Channelは、Short-range Interconnectが利用されているとのこと。というよりShort-range InterconnectにはFast AER Channelの機能が当初から内包されているというべきか
AERはSpikeに対し、「そのSpikeをどこに伝達すべきか」という情報を付加する機能を持つ。これによって、Spikeを正しく伝達できるようになっている。このあたりは、例えばFPGAであればLUT間の配線を1本単位でどうつなぐか定義できるので、逆に言えば「どこに伝達するか」の問題が発生しないが、こちらのインターコネクトはもっと汎用的な作りになっており、アドレスを付加しないとどこに伝達するかが特定できないのだろう。ちなみにこれはLong-range Interconnectでも同じなようだ。
現状ではまだInnatera Nanosystemsは物理的なチップは製造できておらず、あくまでシミュレーションの形で処理をぶん回している結果であるが、例えば音声のパターン認識(喋った言葉の特定)を従来型のDSPやCNNベースのAIプロセッサーと比較した場合、レイテンシーは40分の1、消費電力は49分の1といった数字が出ている。
実は2020年11月に米EETimesが取材した際の数字では、従来型DSPと比べて100倍高速で、消費電力が500分の1だという、なかなか刺激的な数字が並んでいたことを考えると、やや後退というか正気に戻ったというか、多少妥当性があがった感はある。
冒頭にも書いたが現在のSNNのアドバンテージは性能そのものよりも省電力性の方が大きく、これを正しく実装したことになる。同社は現在特定顧客とユースケースの実現に向けて作業しており、これは今年年末までにデモをできるようにしたいとのこと。また最初のエンジニアサンプルシリコンは今年後半に出てくる予定で、これとSDKをあわせて特定顧客向けに出荷したいとしている。
難しいポイントがあるとすれば、Edgeの一番端っこで使われることで、実際の販売形態はチップを売るというよりもEdge向け製品(それこそMCUとかだ)にIPの形で提供するような形態になると思われる。
ビジネス的にはETA Computeと同じ市場を狙っている格好だが、そのETA Computeも方針が二転三転していることを考えると、同社にしても前途洋々というわけではないだろう。
広くIPプロバイダーとして広範な顧客にIPを販売できるか、それともどこかに買収されるのか。そのあたりも含めて今後が気になる存在である。
本記事はアフィリエイトプログラムによる収益を得ている場合があります

この連載の記事
-
第886回
PC
CFETの足を引っ張るPMOSを救え! imecが提案する新絶縁層と、あえて精度を緩める「Notch Alignment」の妙手 -
第885回
PC
TSMCも次世代「CFET」の全貌を披露! Forksheetスキップの背景と、世界最小6T SRAM実証で見えた2030年への布石 -
第884回
PC
Samsungが次世代CFETの試作に成功! IBMの10万ドル方式に対抗する、量産重視な「一括形成プロセス」のリアリティ -
第883回
PC
TSMCのA16プロセスの詳細が判明! 性能向上の主因はトランジスタではなく裏面電源供給(SPR)にあり? -
第882回
PC
IBMが0.7nmチップの製造に成功! 変態的CFET構造NanoStackの凄みと、あまりに高すぎる製造コストの壁 -
第881回
PC
同一周波数で消費電力18%削減! 進化した「Intel 18A-P」はどこが変わったのか? -
第880回
PC
次世代NVLinkの布石か? TSMCの光電融合技術「COUPE」がもたらすAIサーバーの光接続 -
第879回
PC
なぜAIには「光」が必要なのか? NVIDIAが解説するスケールアップネットワークの低遅延・省電力化戦略 -
第878回
PC
もはや銅配線は限界? 3200Gイーサネット実現に立ちはだかる200GT/秒の壁 -
第877回
PC
「不良品ゼロ」と「水冷NG」の狭間で。ルネサスが明かした車載チップレットSoCのリアル -
第876回
PC
このままではメモリーが燃える! HBM4/5世代に向けた電力供給の限界と、Samsungが示すパッケージ協調設計の解 - この連載の一覧へ















