HBMの容量とMXUが倍増された
第3世代Google TPU
Google TPU v2をベースに、さらに高速化を図ったのが2018年のGoogle I/Oで発表されたGoogle TPU v3となる。基本的な設計は共通だが、HBMの容量とMXUが倍増され、動作周波数もやや引きあがったらしい。
チップあたりの性能は120TFlops(=120TOP/s)になるが、Goole TPU v2に比べてもはるかに大規模なPodが構築可能となり、8ラックで100PFlopsを超える性能が実現できたとしている。
水冷によって高密度実装が可能になったためか、8行4列から16行2列に並べ方が変わったものの、引き続きラック当たり32枚のボードが搭載され、これが8ラックで256枚、チップで言えば1024個が搭載される。おのおのが120TFlopsなら122.9PFlopsほどとなる計算だ
このGoogle TPU v2/v3はGoogle Cloudで一般向けにもサービスを提供しており、(料金さえ払えば)誰でも使える。
AI専用プロセッサ-というものが実用になること、そして市場があることを示したのがGoogle TPUであり、現在もユーザーがそれと気が付かないところで広く使われているわだ。
ちなみにGoogleは2018年にEdge TPUというまっく異なるTPUもリリースしているが、こちらは稿を改めて触れることにしたい。
本記事はアフィリエイトプログラムによる収益を得ている場合があります

この連載の記事
-
第869回
PC
半導体プロセスの新たな覇権! インテルのDNNプロセッサーはAMDやMetaを凌駕する配線密度と演算密度 -
第868回
PC
物理IPには真似できない4%の差はどこから生まれるか? RTL実装が解き放つDimensity 9500の真価 -
第867回
PC
計算が速いだけじゃない! 自分で電圧を操って実力を出し切る賢すぎるAIチップ「Spyre」がAI処理を25%も速くする -
第866回
PC
NVIDIAを射程に捉えた韓国の雄rebellionsの怪物AIチップ「REBEL-Quad」 -
第865回
PC
1400WのモンスターGPU「Instinct MI350」の正体、AMDが選んだ効率を捨ててでも1.9倍の性能向上を獲る戦略 -
第864回
PC
なぜAMDはチップレットで勝利したのか? 2万ドルのウェハーから逆算する経済的合理性 -
第863回
PC
銅配線はなぜ限界なのか? ルテニウムへの移行で変わる半導体製造の常識と課題 -
第862回
PC
「ビル100階建て相当」の超難工事! DRAM微細化が限界を超え前人未到の垂直化へ突入 -
第861回
PC
INT4量子化+高度な電圧管理で消費電力60%削減かつ90%性能アップ! Snapdragon X2 Eliteの最先端技術を解説 -
第860回
PC
NVIDIAのVeraとRubinはPCIe Gen6対応、176スレッドの新アーキテクチャー搭載! 最高クラスの性能でAI開発を革新 -
第859回
デジタル
組み込み向けのAMD Ryzen AI Embedded P100シリーズはZen 5を最大6コア搭載で、最大50TOPSのNPU性能を実現 - この連載の一覧へ













