CMOSベースのプロセッサー
PCXの開発に成功
HPは、CS-1でCMOSワンチップ化に向けての足掛かりは作っていたものの、性能(とハッキリしないが、おそらく機能面でも足りていなかったと思われる)不足もあって製品化には至らなかったが、そこから3年かけて実用的なCMOS化への道筋が整ったようだ。
1990年、HPはPCXと呼ばれるCMOSベースのプロセッサー開発に成功する。製造は同社のCMOS26Bという1μmプロセスで、配線層は3層。トランジスタ数は196000個だった。
もっともCMOS化できたのはCPUのみで、FPUやメモリー/バスインターフェースなどはNMOS(FPUのみECLという話もある)で製造された。
やっとこの世代でTLBはCPUに内蔵された(64エントリー:別に外付けでL2 TLBが8192エントリー利用可能)が、1次キャッシュに関してはOff Chipの構成となっており、命令/データが別のHarvard Architecture構成。容量は最大1MBであるが、速度はCPUの半分で動作していた。
内部構造はNS-2をそのままCMOS化したような感じである。とはいえいくつかの改良点もあり以下が主な相違点になる。
(1) 動作周波数は最大50MHz
(2) PA-RISCとしては初めて、マルチプロセッサー構成(最大4way)に対応した。
実は(2)に関しては、前回「CTB経由で2枚のCPUを装着することも可能で、実際デュアルプロセッサー構成の製品もカタログには掲載されていた(実際に出荷されたかは謎)」と書いたのはこのあたりが絡んでいる。
HP 9000/840Sの場合、確かに物理的には2枚のプロセッサーボードが装着できるのだが、間をつないでいるのが64bit/25~30MHzのSMB(System Main Bus)ではなく32bit/8MHzのCTB、というあたりがSMP(対称)構成としては考えにくい。
つまりデュアルプロセッサーではあるのだが、SMPではなくAMP(非対称)構成で、OSが直接ハンドルしているプロセッサーは1つで、それとは別に例えばI/O処理を行なうなど、アクセラレーターとして使うような構成になっていたのではないかという気がする。
余談だがこうした非対称構成のマルチプロセッサー構成のマシンは当時少なくなかった。主な理由はOSのサポートが間に合わない、キャッシュコヒーレンシーの仕組みを搭載しきれなかったなどいろいろで、マルチプロセッサー≒SMPとなるのは実際には1990年台後半だった気がする。
そんなわけで、NS-1/2がマルチプロセッサー(≠SMP)構成をサポートしていたことそのものはあまり不思議ではない。
このPCXを搭載したのがHP 9000/842S・852S・865Sと、HP 3000 Series 948/958の5製品で、1990年12月に発表された。
Network Worldの記事によれば、HP 9000/842Sで8万5000ドル、852Sで1万43000ドル、865Sは2万75000ドルになっているが、ハイエンドの865Sは最大4CPUで、DRAMも512MBまで拡張可能(標準は64MB)というサーバー向け製品なので、価格が多少跳ね上がるのは致し方ないだろう。
一方HP 3000の方は、1991年5月ごろの価格であるが、Series 948が10万7300ドル、Series 958が22万9800ドルという価格になっている。
このHP 3000の方、位置づけとしては下の画像のとおりで、Series 948/958はミッドレンジ向けの上の方(シングルキャビネットの最上位)という感じになっていた。
画像の出典は、HP 3000 Manuals
Series 948は27.8MHz駆動(サイクルタイムが36ナノ秒)、System 958は50MHz駆動(同20ナノ秒)で、相対性能で言えばSeries 920を1.0とするとSeries 948が6.0、Series 958が8.5とされる。
やっとこのあたりに来て、当初のSpectrumの約束が果たせた格好になる。Series 948/958とSeries 980の違いはCPUボードの数で、Series 980はSMP構成が可能になっている(Series 948/958はシングルCPUのみ)。
画像の出典は、HP 3000 Manuals

この連載の記事
-
第817回
PC
実現困難と思われていたUCIe互換のチップレット間インターコネクトをTSMCとAMDが共同で発表 ISSCC 2025詳報 -
第816回
PC
シリコンインターポーザーを使わない限界の信号速度にチャレンジしたIBMのTelum II ISSCC 2025詳報 -
第815回
デジタル
3次キャッシュがスリムになっていたZen 5、ISSCCで公開された詳報 AMD CPUロードマップ -
第814回
PC
インテルがチップレット接続の標準化を画策、小さなチップレットを多数つなげて性能向上を目指す インテル CPUロードマップ -
第813回
PC
Granite Rapid-DことXeon 6 SoCを12製品発表、HCCとXCCの2種類が存在する インテル CPUロードマップ -
第812回
PC
2倍の帯域をほぼ同等の電力で実現するTSMCのHPC向け次世代SoIC IEDM 2024レポート -
第811回
PC
Panther Lakeを2025年後半、Nova Lakeを2026年に投入 インテル CPUロードマップ -
第810回
PC
2nmプロセスのN2がTSMCで今年量産開始 IEDM 2024レポート -
第809回
PC
銅配線をルテニウム配線に変えると抵抗を25%削減できる IEDM 2024レポート -
第808回
PC
酸化ハフニウム(HfO2)でフィンをカバーすると性能が改善、TMD半導体の実現に近づく IEDM 2024レポート -
第807回
PC
Core Ultra 200H/U/Sをあえて組み込み向けに投入するのはあの強敵に対抗するため インテル CPUロードマップ - この連載の一覧へ