NCUを増やさなかったのは
設計期間短縮のため
一方横方向だが、下の画像のとおり上辺側はおそらくPCI ExpressのI/FとHDMI/DPなどの画像出力のみである。
こちらは他にいろいろやりようはあったと思うのだが、下辺側に並んでいるのがおそらくインフィニティー・ファブリックのI/Fで、こちらもなにしろ信号速度が速い(連載485回にも書いたが50Gbpsである)から、やはり最短で配線できるようにしておく必要がある。結局この2つがある限り、ダイの外形寸法そのものは変えられなかったと思われる。
逆に言えば、ダイサイズ的に言えばNUCの数をもっと増やすことも可能だったと思われる。実際下の画像を見る限り、上側にあと6基、下側にあと4基は楽にNCUを増やせたはずで、がんばればトータルで12基ほど増加できたように思われる。
つまり64 NCUではなく76 NCU構成である。これだけで18%ほど増加になるわけで、動作周波数をもっと落としても性能は維持できるし、1800MHzで駆動できればさらに高い性能が獲得できたはずだ。それにもかかわらずこれを行なわなかった理由は、設計期間の短縮であろう。
後述するように、7nm世代の本命はNAVIであり、Vega 20はデータセンター向けなどに特化した、NVIDIAで言えばVoltaにあたる製品である。
実際製造プロセスが大きく変わり(なにしろファウンダリーまで変わった)、最適化技法そのものが異なっているにも関わらずダイ上のレイアウトがほとんど相似形というのは、7nm移行への試験的な意味合いがあったにしても、最適化にあまり時間をかけていなかったためと思われる。
Vega 20ベースのRadeon Instinct MI60/50が2018年中に出荷を開始し、コンシューマー向けのRadeon VIIが今年2月に発売開始できたのは、そうした最適化が十分ではないためだと思われる。

この連載の記事
-
第814回
PC
インテルがチップレット接続の標準化を画策、小さなチップレットを多数つなげて性能向上を目指す インテル CPUロードマップ -
第813回
PC
Granite Rapid-DことXeon 6 SoCを12製品発表、HCCとXCCの2種類が存在する インテル CPUロードマップ -
第812回
PC
2倍の帯域をほぼ同等の電力で実現するTSMCのHPC向け次世代SoIC IEDM 2024レポート -
第811回
PC
Panther Lakeを2025年後半、Nova Lakeを2026年に投入 インテル CPUロードマップ -
第810回
PC
2nmプロセスのN2がTSMCで今年量産開始 IEDM 2024レポート -
第809回
PC
銅配線をルテニウム配線に変えると抵抗を25%削減できる IEDM 2024レポート -
第808回
PC
酸化ハフニウム(HfO2)でフィンをカバーすると性能が改善、TMD半導体の実現に近づく IEDM 2024レポート -
第807回
PC
Core Ultra 200H/U/Sをあえて組み込み向けに投入するのはあの強敵に対抗するため インテル CPUロードマップ -
第806回
PC
トランジスタ最先端! RibbonFETに最適なゲート長とフィン厚が判明 IEDM 2024レポート -
第805回
PC
1万5000以上のチップレットを数分で構築する新技法SLTは従来比で100倍以上早い! IEDM 2024レポート -
第804回
PC
AI向けシステムの課題は電力とメモリーの膨大な消費量 IEDM 2024レポート - この連載の一覧へ