ロードマップでわかる！当世プロセッサー事情 第484回

7nmプロセスの次世代EPYCに自信満々　AMD CPUロードマップ

Zen 2はまずEPYC向けを投入
その後にRyzen向けをリリース

　低速な周辺I/Oはともかく、メモリーコントローラーやPCIeなどは7nmで十分製造できる。それにもかかわらずこれらまで全部I/Oチップに統合したのは、マルチチップ構成における不均一さを解消するためと、さまざまなバリエーションの製品をこれで製造できることが理由と思われる。

　まずマルチチップ構成における不均一さとはなにか？　下の画像は従来のEPYCの構成だが、これだと例えばDie 1上で動いているスレッドは、Die 1に接続されているメモリーやPCIeには高速にアクセスできる反面、Die 2～4に接続されているメモリーやPCIeにはアクセスが遅くなる問題があった。

これは現行EPYCの構成

　要するに、物理的にどこのダイ上で動いているかによって、おそろしくレイテンシーに差が出やすいということで、これが理由で性能が下がることがあった。

　EPYCの話ではないが、今年10月にAMDはRyzen Master 1.5で、Ryzen Threadripper 2970WX/2990WX向けとなる“Dynamic Local Mode”を搭載した。

　この効果は最新パーツ性能チェック第239回で「ねちっこく」説明されているのでご一読をお勧めするが、煎じ詰めればこれもコア毎に接続されているメモリーやPCIeに差があるから必要となる技術なわけだ。

　Zen 2ベースのEPYCは、おそらく内部的には下図のような構成になっている。この構成ではすべてのダイからメモリーコントローラーやPCIeと均一のレイテンシーでアクセスできるようになるため、物理的にどこに接続されているかといった問題は発生しなくなるわけだ。

Zen 2ベースのEPYCの構成予想図

　これにあわせてインフィニティー・ファブリック自身も次世代のものになった、という説明もあったがこちらは詳しくは不明である。帯域を更に拡張するとともに、レイテンシー削減に向けた手をさらに打っているものと思われる。

　もう1つのラインナップであるが、この構成であればI/Oチップを変更するだけでさまざまな製品が作れるようになる。

　連載470回で、AMDの関係者の談話(われわれが初代のRyzenやVegaで得た原則(Principal)は、サーバー向けとクライアント向けで同じダイを利用することで、最小限のコストで最大限の売上を獲得するというものだ)を紹介したが、Zen 2はまずはEPYC向けとして投入されるものの、その後はRyzen向けにも当然リリースされることになる。