このページの本文へ

前へ 1 2 3 4 次へ

ロードマップでわかる!当世プロセッサー事情第171回

インテルCPU進化論 失敗作? NetBurst Architectureの実像

2012年10月01日 12時00分更新

文● 大原雄介(http://www.yusuke-ohara.com/

  • この記事をはてなブックマークに追加
  • 本文印刷
「NetBurst Architecture」を代表する、Northwoodコアの「Pentium 4」

 一連のインテルのメインストリーム製品に関しては、前回の「Haswell」までで解説が終わった。CPUパイプラインの進化を辿るシリーズの締めくくりとして、2つほど「その他」のインテルCPUについて解説したい。ひとつめは、「Pentium 4」」シリーズで投入された「NetBurst Architecture」である。

「20段のパイプライン」と称する
Netburst Architectureの中身

図1 Netburst Architectureのパイプライン構造図

 2000年当時、180nmプロセス「Coppermine-T」コアの「Pentium III」が1.13GHz止まりだったのに対して、同年発表された「Willamette」こと初代Pentium 4は、180nmプロセスで2GHz駆動を実現した。同一周波数での性能はPentium IIIに及ばないものの、より高い動作周波数をサポートすることで、トータル性能でPentium IIIを圧倒することで性能改善をはたした(関連記事)。続く130nmプロセスの「Northwood」では、動作周波数は最大3.4GHzに達し、順調に性能を上げることに成功した。

 ちなみに、Pentium ProことP6のアーキテクトの1人であるロバート P.コルウェル(Robert P.Colwell)氏の著書「The Pentium Chronicles」によれば、Willametteの開発は1994年あたりに始まったようで、開発開始から製品化まで6年近くかかったことになる。もっとも、Pentium Proも開発開始は1990年、製品出荷が1995年末であった。まったく新規にアーキテクチャーを開発する場合、俗に言われる「4年程度」では、まったく足りないということかもしれない。

 そのNetburst Architectureだが、よく知られているようにパイプライン段数は20段にも及ぶ。ただし、この20段というのはあまり正確ではなく、トータルではもう少し多い。よく20段と称される数字の根拠が下のスライドだが、実はこれがパイプラインのすべてではないからだ。

「Intel Technology Journal Q1, 2001」に記載されていた、Pentium IIIとPentium 4のパイプラインの比較。Pentium 4が20段となっている

 だがまずは20段の解説から始めよう。Netburst Architectureの特徴は「Hyper Pipeline」と呼ばれるもので、従来ならば1ステージで済ませる分を、複数ステージに分割するというものだ。これにより、1ステージの処理に必要な時間が短縮でき、結果として高速動作が可能になる。そのため、実質的なステージ数は12段ほどとなる。

 最初の「TC Next IP」は、Trace Cacheから次の「命令の位置」を確定するステージだ。これに2サイクルを要している。ここで確定した次の命令を、Trace Cacheから取得するのが、それに続く「TC Fetch」である。TC Fetchで取得した命令は、いったん「μOp Queue」に格納される。実を言えば、このTC Next IP1から「TC Fetch 2」までの4ステージが、唯一インオーダー実行される部分である。ここから先はアウトオブオーダー実行になる。

前へ 1 2 3 4 次へ

この連載の記事

注目ニュース

ASCII倶楽部

最新記事

プレミアムPC試用レポート

ピックアップ

ASCII.jp RSS2.0 配信中

ASCII.jpメール デジタルMac/iPodマガジン