このページの本文へ

前へ 1 2 3 4 次へ

ベンチマークテストで確認――DDR2

ベンチマークテストで確認――DDR2

2005年02月14日 00時00分更新

文● 鈴木 雅暢

  • この記事をはてなブックマークに追加
  • 本文印刷

ベンチマークテストで確認――DDR2

インテル

DDRの限界を超えたDDR2 SDRAM

925X、915P/Gチップセットでは、メインメモリとしてDDR2 SDRAMを採用した。ここではこのDDR2について詳しく検証していきたい。テストを行なう前にDDR2の基本的な解説をしておこう。

4bitプリフェッチと
信号品質改善で高速化

 DDR2は、すでに高速化の限界に来ているDDR SDRAMを、より高速なデータ転送をできるように改良したものである。

●図1 DDR2で採用された4bitプリフェッチ

DDR2で採用された4bitプリフェッチ
DDR2では、DRAMセルからI/Oバッファに4×n bitぶんまとめて先取りしておくことで、DRAMセルのクロックを上昇させずに高速なデータ転送に対応できる。DDR2-533のほうが、DDR400やDDR333よりもDRAMセル内部のクロックは低く、製造はしやすい。

 これまでのDDRで限界がきていた理由は2つある。1つは半導体技術の限界とアナログ的な信号品質の問題だ。半導体技術の限界を打ち破るために導入されたのが4bitプリフェッチだ(図1)。DRAMセルからDRAMチップ内のI/Oバッファに4×n bit(nはI/O幅でPC用メインメモリでは4~8が一般的)まとめて先取りしておく仕組みである。DDRでは2×n bit先取りする2bitプリフェッチだったが、DDR2ではプリフェッチを2倍とすることでDRAMセルのクロックは上げずに高速化を可能にした。DDR2-533の内部クロックは133MHzと、DDR400の200MHzよりずっと低い。他の要素も絡んでくるのでいちがいにはいえないが、この点だけからみればDDR2-533のほうがずっと製造しやすく、歩留まりを高められる。

 一方アナログ信号の品質改善を目的としたフィーチャーが、ODT(On Die Termination)とOCD(Off Chip Driver)といった技術だ。ODTは、従来マザーボード上に実装していたターミネータをDRAMチップ1つ1つに内蔵し、DRAMごとにオン/オフを切り替えることができるようにしたものだ。他のDRAMチップからの信号の反射を防いでノイズを減らすとともに、マザーボード設計を容易にする効果もある。OCDは、ストローブ信号(クロックを伝えるために送る信号)の電圧をキャリブレートし、スキュー(時間的なズレ)を防ぐ役割をもつ。

 また、DDR2は、駆動電圧、信号振幅がDDRの2.5Vから1.8Vに下げられていることも特徴だ。これは電流の高速なスイッチを可能にするための処置。また、高速化による電流量、発熱量の増加への対応、低消費電力化も想定している。結果、DDR2-533では、同容量でのDDR400に比べて、消費電力は半分程度に減少している。

前へ 1 2 3 4 次へ

カテゴリートップへ

注目ニュース

ASCII倶楽部

ピックアップ

ASCII.jpメール アキバマガジン

ASCII.jp RSS2.0 配信中