長らくコードネーム「Banias」で知られたノートPC用の新CPU「Pentium M」を搭載するマシンの出荷が3月10日から始まった。CPU、チップセット、同社製無線LANモジュールの組み合わせに対して付けられるブランド名「Centrino」のほうが前面に出て、新CPUの名前「Pentium M」がすっかり脇役になっているのも不思議な感じだが、もうひとつ注目は、CPUの想像外の高性能だ。ノート用のCPUなんかどうでもいいや、と思っていた方でも、これほどの性能となると、別の使い方を考えたくなるだろう。
 |
|---|
| 3月12日に赤坂BLITZで開催された発表会にはハードウェアメーカー各社の代表が勢ぞろいした |
インテルの発表資料では、Pentium M-1.6GHzの性能は、WebMark 2001でモバイルPentium 4-M 2.4GHzをさらに13％上回るという。単純なクロック計算では、モバイルPentium 4-M 2.7GHz相当ということになる。モバイルPentium 4-MはFSBが400MHzなので、デスクトップの533MHz FSBのPentium 4に換算するともう少し下げなくてはならないかもしれないが、それにしてもこの性能、デスクトップのハイエンドに迫る水準だ。そもそもクロックが1.5倍も高いPentium 4を上回るというこの高性能はいったいどのように導き出されたのか。また、このような高性能CPUであればデスクトップでの利用は考えられないのか。インテルへの取材結果も含め、この2点についてまとめてみた。
■Pentium 4ではない中身
BaniasことPentium Mは、“物理的”にはPentium 4との強い関連を伺わせる。2002年2月のIntel Developer Forumでは、Pentium M用チップセット、コードネーム「Odem」(Intel 855PM)のマザーボードに「ゲタをはかせたPentium 4」が載って動いていたし、2003年2月のIDFでは、Xeon用のE7501チップセットを使いつつ、CPUにはPentium Mが載ったサーバのデモも行なわれている。要するにPentium MはPentium 4バスで動作しているわけだ。インテルによれば「Pentium Mのバスは、電圧などのスペックは違うものの、論理的にはPentium 4のバスによく似たもの」だという。
Pentium Mは、省電力アプリケーション向けに一から設計されたものとはいえ、本当にすべてを一から設計するのは時間がかかりすぎる。プロセッサが8086から80386、Pentiumと「進化」してきた成果を生かさない手はない。とすれば、最新の進化形であるPentium 4を、ベースとはいわないまでも、たたき台にしたとしてもおかしくない。
 |
|---|
| Pentium M(Banias) |
ではPentium 4とは何か。特徴としてよく挙げられるのは、400/533MHzクロックの高性能バス、極端なまでに長いパイプライン、SSE2の装備、というところだろう。だが、バスは所詮は外部回路だし、SSE2は「拡張」命令セットであって、必ずしもCPUに依存しない。CPUとしてのPentium 4をもっとも際だたせているのは、20段という長いパイプラインと、それを補強する「トレースキャッシュ」の存在である。
Pentium Pro以降のインテル製CPUは、8086に始まり80386で完成を見たIA-32アーキテクチャに基づく「x86」命令を、RISCプロセッサライクな単純命令、μop(マイクロオペレーション)に変換してから実行するしくみになっている。トレースキャッシュとは、x86命令をμopに変換(デコード)した「結果」を保存するという点で、従来の＝x86命令をそのまま保存するキャッシュと異なる。
これによりPentium 4は、CPUにとってきわめてやっかいなx86命令の「デコード」作業をCPUコアから排除している。Pentium 4パイプラインは、すべてが「μopの実行のためのパイプライン」であり、言い換えれば「μopという、非x86命令を実行するRISCプロセッサ」である。そこに、x86命令をデコードするユニットが前座のようにくっついている。Pentium IIIまで、およびAthlonでは、x86命令のデコードはCPUコアにとっての一大作業であり、パイプラインの前半のかなりのステージを費やしていた。その意味で、そのコアはCISC-RISCハイブリッドと言うべきものだったが、Pentium 4のコアはもはやハイブリッドではない、より純粋なRISCコアと言える。
ただこの手法は諸刃の剣である。トレースキャッシュに必要な命令が収録されている場合、Pentium 4のコアは、長くうっとうしいデコード作業をパイプラインから排除した状態で動作が行なえる。つまり、パイプラインステージを純粋に命令の実行に当てることができる(＝トータルの作業が少ない)ため、ここでパイプラインを長くすれば各ステージの負荷は極限まで減らせ、想像を絶する高クロックでの動作が可能になってくる。また、分岐予測に失敗したとしても、失敗した分岐先がトレースキャッシュ内にある限り、パイプライン中における「デコード」ステージ分のペナルティを負う必要がない。しかし、ひとたびトレースキャッシュを外した場所に分岐が発生すると最悪だ。Pentium 4にはx86命令のデコーダは1つしかない(Pentium Pro～IIIまでは3つ、Athlonも3つ)。そこでゆっくりゆっくりトレースキャッシュにμopをため込みつつ、実行を続けることになる。
これが、Pentium 4の性能がアプリケーションによって大きくばらつく原因であるが、それこそがPentium 4のキャラクターそのものと言える。トレースキャッシュの装備と、トレースキャッシュへのヒットを前提にしたμop専用パイプライン、というのがPentium 4のコアアーキテクチャの神髄なのだ。
ところが、発表されたデータシートによれば、Pentium Mにはトレースキャッシュが存在せず、オーソドックスな「x86命令を納める1次インストラクションキャッシュ」が32KB、設置されている。ということは、Pentium MはP4のアイデンティティとも言うべき「ほぼピュアRISCパイプライン」ではなく、デコード部分をパイプラインに組み込んだ、Pentium III／Athlonタイプの「ハイブリッドコア」ということになる。これはPentium 4とはまったく異質のものである。
では、それはどんなコアなのか。
■詳細情報が出てこない理由
ところがこの情報がごくごく限られている。「設計している部隊が違うので、P4のときと、出てくるマテリアルが全然違うんです。P4ではこれでもかっていうほど詳細な資料を出して、パイプラインのここでは何をやっている、という説明をしていたのですが、今回は、どこを改善したというテクニックの部分を前面に押し出してきています」。だから、例えばパイプラインの段数や実行ユニットの数という、CPUのアウトラインを知るのに最も基本的な情報すら「不明です。将来的にも公開はされないのではないでしょうか」という。
もっともインテルは、各プロセッサ向けに最適化されたコードを記述するためのガイドラインを、CPU投入後しばらくしてから発表してきた。Pentium Pro～Pentium IIIについては、デコーダは3つあるが、最初の1つと残りの2つでは機能に差があるので、このような種類の命令を並べなさい」といった情報が記されていたし、Pentium 4(NetBurstアーキテクチャ)用の本では、トレースキャッシュからは1クロックに最大3つのμopが出てくる、といった記述がある。プロセッサの内部動作を公開すれば、プログラマはより高速に動くソフトウェアを書くことができるので、公開することにメリットがないわけではない。だから、Pentium Mにとってもこのような内部の詳細を伺い知ることのできる情報が将来提供される可能性はゼロではないだろう。
しかし、現時点ではPentium Mの内部については、1次命令キャッシュが存在することと、Pentium Pro以来インテルの32bitプロセッサが採用している「μopへの変換→実行」という形式が採られていることしかわかっていない。
これではなぜ速くなったかを推測することは不可能なようにも思えるが、そうでもないかもしれない。もし仮に、Pentium MがPentium IIIともPentium 4ともまったく異なる新アーキテクチャだったとしたら、しかもそれがすばらしいパフォーマンスを提供するものだとすれば、インテルはそのアウトラインすらあえて隠し通そうとするものだろうか？ 改善点だけを強調するというのは、逆に言うと、基本的な設計には大きな変化がないということの裏返しではないのだろうか。あるいは、Pentium 4を「捨てて」Pentium IIIに「戻った」という印象を与えたくないからではないだろうか。
■Pentium Proファミリーと見るのが妥当か
そう考える根拠は2つある。まず、インテルはPentium Pro以来、CPUの機能向上をCPUコアの周りに対する機能追加、機能強化によってだけ行なっており、その基本アーキテクチャはPentium Proからほとんど変わっていないことだ。Pentium 4はドラスティックな変更が行なわれているように思われているが、コア中のコアとも言うべき「命令実行ユニット」の構造は、Pentium Proと同じ5ポート構成＝ポート0と1が演算、ポート2がロード、ポート3、4がストア＝である(ALUの倍速動作という点では強化されてはいるが)し、命令がμopに変換されるという構造も共通している。
 |
|---|
| Pentium Proのダイ写真 |
その背景には、RISCプロセッサの性能向上が一筋縄ではいかなくなっていることがある。RISC CPUはひところ、実行ユニットの数を増やし、1クロック当たりの命令同時実行数を増やすことで性能アップを図った。ところが、1クロック当たり3つも4つもの命令をコンスタントに実行できるよう、命令の依存関係等をリアルタイムで調べていくことは、非常に困難であることがわかってきている。実行ユニットを増やせば、そのスケジューリング作業は格段に難しくなるにも関わらず、性能はたいして上がらない。それだったらむしろSSE/２のような新命令を用意して、プログラマーに明示的に「並列のデータ処理」を行なわせたり、果てはハイパースレッディングのような「複数スレッドの並列動作」、あるいはクロックを上げるために「トレースキャッシュ」＋「ウルトラディープパイプライン」というような手法を採用したほうがいい－－と、インテルのプロセッサ設計部隊の人が理解していることが読み取れる。
つまり、コアとしてはこれ以上進化させようのない基本デザインとして、Pentium Proが存在している。これ以前の、例えばPentiumや486といったデザインでは、1クロック当たりの命令実行数が少なすぎて、現在のCPUに求められるパフォーマンスが得られない。となれば、Pentium MはPentium Proを基本に、それ以後に加えられた機能向上のうち、使えるものは使い、使えない(モバイルCPUとしての設計要件に反するもの)は却下する、という手法でしか作りようはないのではないか。そこで、トレースキャッシュ＆ウルトラパイプラインが却下され、それ以外の＝オンチップキャッシュなどを引き次いだとなれば、結局Pentium IIIベースということになる。
もう一つの根拠(？)は、「CPUID」だ。CPUIDはCPUに対して素性を問い合わせる「命令」であり、メーカー名の文字列のほかに、CPUが持つ特殊機能の有無(SSEやハイパースレッディングなど)、さらにはCPUの「ファミリー」「モデル」「ステッピング」を数字で教えてくれる。ここで注目すべきは「ファミリー」である。CPUIDは80486で追加された命令だが、80486ではファミリー番号は4、Pentiumは5、Pentium Proは6と、いわゆるCPUの「世代」とぴったり一致している(なぜか、Pentium 4では15に飛んでいる)。Pentium Pro以来、Pentium II、Pentium III、Celeron等々、Pentium 4が出るまでのすべてのCPUは、ファミリー番号が6で、モデルナンバーが順次増えていく、という構造になっているが、これは、コアアーキテクチャが同じであることからして当然といえる。。
6-1 Pentium Pro
6-3 Pentium II(0.25μ)Klamath)
6-5 Pentium II(0.18μ)Deschutes)
6-6 Celeron(Mendocino、オンチップキャッシュ)
6-7 Pentium III(Katmai)
6-8 Pentium III (Coppermine)
6-A Tualatin(256)
6-B Tualatin(512)
さて注目のPentium Mだが、なんとこれが6-9なのだ。ファミリーが6であることは、設計サイドがこれをPentium Pro系と見ている強い根拠になる。余談だが、AMDはAthlonを第7世代プロセッサとして毎回大々的に強調するが、実はファミリーナンバーは6である。その前の、同じく第6世代として強調されたK6は、ファミリーナンバーは、その前のK5と同じ5に据え置かれている。実際、K5とK6はアーキテクチャ的には非常によく似ていて、とても1世代進んだとは言えないことを、設計サイドが理解しているからだろう。また、Athlonが本当に第7世代だと思っているなら、ファミリーナンバーに一気に7を付ける手もあっただろうが、そうはしなかった。というのは、Athlonの特徴であるRISC命令への分割、スーパーパイプライン、バックサイドキャッシュという手法は、Pentium Proですでに実現されており、これを超える何かが含まれているわけではない以上、7を付けるのはおこがましいと、設計サイドが考えているからだろう。市場に向けて数値を煽らなくてはならない販売・マーケティングサイドの目に触れにくい、特殊命令が返す数値には、設計サイドの本音が含まれていると見るのは勘ぐりすぎだろうか。
ただ、不可解なのは、モデルナンバーがすでに販売されているTualatinコアのPentium IIIのA、Bより小さい点だ。これまでモデルナンバーは、登場順に増えている。本来なら6-Cといった値がついていい。理由として考えられるのは、このプロセッサは、小型PC用のオールインワンCPUとして、Pentium M同様にイスラエルのスタッフによって設計され、無念の中断を強いられた「Timna」をベースにしているという発想だ。Coppermine(6-8)の開発開始は1998年夏ごろ(製品登場は99年10月)、Timnaの開発開始は1999年春ごろ、Tualatin(6-10)の開発開始は2000年ごろ(製品登場は2001年6月)となっており、モデルナンバーの数字と一致する。
■Pentium Mの性能はどれほどである「べき」か
以上から、Pentium Mのコアは「P6アーキテクチャ」と推定したうえで、いよいよその高性能の秘密を探っていくことにしよう。
Pentium Mは、Pentium III(Coppermine)に比べて、以下のような高速化要因がある。
- 1次キャッシュが2倍の32KB＋32KBになった
- 2次キャッシュは4倍の1MBを装備
- SSE2の装備
- 分岐予測機構を強化
- μops fusionの装備
- スタックエンジンの装備
- FSBの高速化
これらを総合すると、最終的に1.6GHz動作でPentium 4-2.7GHz程度の性能が実現できることが説明できればいい。別の言い方をすると、CPUコアが2.7÷1.6＝1.6875、すなわちクロックあたりの性能がPentium 4より68.75％も高いことを説明できればいい。
1. もともとP6コアのクロックあたり性能はP4より高い
この作業を始めるにはまず、Pentium IIIがPentium 4とどのような性能関係にあるかを知る必要がある。ダイレクトな評価は難しいが、間にAthlonをはさむと、意外に見通しよく比較ができる。というのは、ThunderbirdコアのAthlonと、CoppermineコアのPentium IIIは、当時性能面でほぼ拮抗していたからだ。
★Pentium III Coppermine ＝ Athlon Thunderbird その後、Thunderbirdは「SSEの搭載」「ハードウェアプリフェッチ機構の搭載」を行なった「Athlon XP」(Palomino/Thoroughbredコア)となり、2月にはさらに、2次キャッシュを倍増した「Barton」コアが登場した。Bartonは、2.167GHz動作製品が「3000+」のモデルナンバーを冠しており、実際の性能もPentium 4-3.06GHzとかなりいい勝負をしている。仮にBarton 2.167GHzをPentium 4-3GHz相当だとすると、Bartonコアは、その1.38倍(3000÷2167)のクロックのPentium 4に匹敵していることになる。
ということは、Pentium IIIに対しても上記SSE、プリフェッチ、キャッシュ倍増を行えば、Bartonコアと同程度＝クロックの1.38倍のPentium 4に相当する性能が得られると推測できるが、残念ながらPentium IIIには最初からSSEが搭載されているため、この強化は行ないようがない。
一方、プリフェッチ機能とキャッシュ倍増の2点は、Pentium Mはクリアしている(プリフェッチ機能を持っているという発表はないが、Pentium 4でもPentium IIIのTualatinコアでも採用されているので、Pentium Mでこれを排除したとは考えにくい)。したがってこれだけでPentium 4の1.38倍マイナスα(SSE追加がない分)、おそらくは1.3～1.35倍程度の性能は実現可能だ。Pentium Mのクロックあたり性能はPentium 4の70％弱も高い。残る30～35％分を残りの機能向上で説明できるかどうかがポイントだ。
2. 大容量キャッシュの効果は15％程度？
さて、Pentium Mの2次キャッシュは、Coppermineの2倍どころか、4倍である。2倍の時点にPentium 4の1.3倍以上と想像されるコア性能は、これでどれくらい上がるだろうか。
これに対しても、AthlonのThoroughbred(256KB)とBarton(512KB)の性能差がいい指標になる。
| クロック/キャッシュ容量 | 256KB | 512KB | MNアップ率 |
|---|---|---|---|
| 2.08GHz | Thoroughbred 2600+ | Barton 2800+ | 7.7％ |
| 2.16GHz | Thoroughbred 2700+ | Barton 3000+ | 11％ |
このように、AMDは同じクロックのプロダクトに対して、キャッシュの容量が違うだけで200～300のモデルナンバー差を付けている。これは比率にすると、7.7～11％となる。このことから、2次キャッシュが2倍になることで、性能が9％程度は向上することがわかる。
このことから、Pentium Mの1MBの2次キャッシュによって、コアの性能はさらに9％くらいは上がると見ることができる。それに加えて、Pentium Mは1次キャッシュ容量も2倍になっている。これについては適当な比較対象がないので効果を予測しずらいが、CPUコアにとって最も高速にアクセスできる1次キャッシュの拡大効果は大きなものだ。2次キャッシュ倍増同様9％アップ、も想定することができるが、多少控えめに、トータルで15％程度と見ておくことにしたい。
3. 分岐予測の性能向上効果は4％か、もっとか？
Baniasは3種類の分岐予測機構を併用して、予測ミスを20％以上削減したという。ここで問題なのは、「何に比べて」20％以上減らしたかだ。インテルの現行プロセッサのPentium 4に対して20％向上したと考えることはできるが、Pentium 4はもともとP6アーキテクチャの3倍、精度にして95％以上という極めて高い分岐予測性能を持っている。5％以下のミスを、20％改善しても、ミスが4％弱になるだけで、改善率としては1％あるかないかだ。
Pentium 4は極端に長いパイプラインを持つため、分岐予測が失敗したときのダメージが死ぬほど大きい。そのため、P6の8倍におよぶ4000もの分岐予測テーブルを設け、なんとしてでも精度を上げようとしている事情がある。だが、このような大規模な分岐予測機構はダイサイズと消費電力を増やす。もしもPentium Mのパイプラインがそれほど長くないのであれば、Pentium 4のような力業は使う必要はないのではないか。つまり、ここでいう20％というのは、P4に対してではなく、Baniasが手本としたP6アーキテクチャに対してのアップ率という可能性もあるだろう。その場合は、P6の90％という精度が92％にアップしたことになる。
仮にPentium MのパイプラインがP6と同じ10段だと仮定すると、100の分岐命令を実行したときに、P6より2つ多く、正しい予測ができる計算になる。これは、2回のパイプラインフラッシュを回避できる。1パイプライン＝10段＝10クロックであるから、20クロックの短縮となる。
一般に分岐命令は5～7命令に1つといわれている。500個のx86命令(うち100個が分岐命令)がデコードにより1000個のμopsになり、1クロックで平均2.5個のμopsが実行されると仮定すると、トータルの実行時間は400クロック＋分岐予測ミス10回分の100クロック。このミス分が80クロックに改善される。トータル500クロックが480クロックに改善される。率にして4％だ。もっとも、上記の推測は正確な根拠があるものではないし、キャッシュのミスなどが起きれば待ち時間も増えるので、実際の性能向上効果はもっと低いかもしれない。
4. スタックエンジンは明確かつ確実な5％
スタックエンジンの役割は最も明確に解説されている。これは、スタックポインタと呼ばれる特別なレジスタを操作する際に発生する「スタックポインタレジスタに4を足す」あるいは「4を引く」という作業を行なう「専用の回路」だという。従来この計算は、整数演算ユニットを使って行なっていたが、これが実行ユニットに入る前に別途処理されて消える。インテルはこれによって5％のμopsが「削減」できるといい、これは5％の性能向上に直結する。
5. μops fusionの効果はプラスα
Pentium M最大の謎が「μops fusion」である。μops fusionは、x86命令をデコードした結果生成されるμopsのうち、特定の組み合わせについては一度くっつけて(fusion)処理を進め、最後に実行ユニットに渡す際に初めて分離(diffuse)する、というしくみだ。組み合わせの典型としては、レジスタの値にあるメモリの値を足す、といった「メモリオペランドを含む演算」だという。このようなケースでは、メモリからのデータの読み込みと、読み込んだデータを使っての計算という、2つのμopsが発生するが、このように密接な関係を持つ2つのμopsはとりあえずくっつけた状態で処理を進めるのだそうだ。
しかし、くっつけようがバラしたままだろうが、実行ユニットそのものの数が同じなら、性能は変わらない。この点についてインテルは昨年秋のIDFでは、たとえ話として
「スケジューラが1クロックに1つのμopしか処理できない場合、2つのμopsは処理に2クロックを要する。しかし、μops fusionにより1つというカウントになれば、1クロックで事実上2つを同時に処理できてスピードが上がる」
と述べた。また、Centrinoの発表資料では別のたとえとして、
「タクシー乗り場に人がいたとき、1人ずつ乗せていると列はなかなか減らないが、仲間同士2人、3人とまとまって乗車すれば、どんどん列は減る」
という話も出てきた。
これは一見納得してしまいそうだが、よくよく考えてみるとおかしな話だ。スケジューラが1クロックに1つのμopしか処理できないなんて話は聞いたことがない。Pentium 4では3つのμopをトレースキャッシュから取り出せるが、もしスケジューラが1クロックで1つのμopしか処理できないのなら、トレースキャッシュの性能はまったくの無駄になってしまう。3μopsを同時にスケジューリング可能であるとしか読めない。P6アーキテクチャでは、オプティマイズの解説書に、「デコーダの特性を理解して命令を最適に配置し、毎クロックでx86命令を3つ、μopsで最大6つのμopsを生成できるようにしよう」という趣旨の説明がある。6つまでμopを生成することを勧めておきながら、その先、すなわちレジスタリネーミング、リオーダーバッファへの登録、命令実行キューへの設置、という作業を行なう「スケジューラ」に、μopsの取り扱い個数制限があるというのも考えにくい。
にもかかわらずこの説明が本当なのだとすると、考えられるのは、「Pentium Mはスケジューラの能力より多くのμopsを提供できる」と考えるしかない。そこでスケジューラがボトルネックになるのをμops fusionで緩和する、ということだ。
その場合の可能性としては、2つが考えられる。
- 省電力か省トランジスタ数の目的でスケジューラの回路を簡略化したが、それによって性能が下がらないようにするため
- デコーダの性能が向上したため、6つ以上のμopsが生成可能になったが、スケジューラをそれに合わせて拡張したくなかったため。
前者の場合には、μops fusionはむしろ性能ダウンの回避目的であり、直接の性能アップにはつながらない。ただ、スケジューラに渡るμops数が減ることは、リオーダーバッファやリザベーションステーションへの登録数が減るため、その分、いままではいっぱいで登録できなかった後続の命令を登録することがができる。これは逆順実行の際の選択肢を増やすため、プラスα程度の性能向上要因にはなるだろう。
後者の場合にはクロック当たりの最終(deffuse後の)μops供給量が増えるため、結構な性能向上が見込める。ただ今回、Pentium Mの改善項目としてデコード部分の強化は特に触れられていない。μops fusionとセットで大きな性能向上となるこの部分について言及がないというのは、変化があまりないことを示唆しているように思われる。
■まとめ：十分現実的な68％アップ
以上をまとめると以下のようになる。
- 512KB2次キャッシュ＋ハードウェアプリフェッチ機能搭載のPentium IIIは、同クロックのPentium 4の30～35％程度性能が高いと予想できる
- Pentium Mの1MB 2次キャッシュと64KB 1次キャッシュで＋15％程度
- 分岐予測がPentium IIIと比べて20％効率アップの場合、＋4％内外
- レジスタスタックエンジンにより＋5％
- μops fusionによる＋α
このほか、SSE2の装備とFSBの高速化もある。SSE2の効果はアプリを選ぶので、これも＋α程度だろう。FSBの高速化は、性能向上に積極的に貢献するというよりは、CPUコア性能の向上に対する「ボトルネックの解消」としての役割が大きいと思われる(要するに133MHzのP6バスでは、高性能コアの性能が生かせない)ため、プラス材料にはカウントしないでおく。
以上、全体に控えめな性能向上予測であるが、それでも30～35％＋15％＋4％＋5％＋α＋α、トータルで54～59％＋2αとなる。αを2％程度と見れば58～63％アップとなり、実際の結果である68％にかなり近くなる。Pentium Mは、Pentium IIIをベースに改良を加えたと見ることで、その驚異的な性能を説明できると言えるだろう。
■液晶とCRTの関係に思うPentium Mの未来
いずれにしても、Pentium M-1.6GHzは、デスクトップのハイエンドに迫る性能を持っているにもかかわらず、発熱も消費電力も少ない。昨今のCPUは冷却と排熱のために、高回転/大騒音、または大型ファン/大型ヒートシンクの装着が必須となってきた。スタイリッシュなスリムケースやキューブマシンを静音化するのは至難の業である。こういう用途にはPentium Mはうってつけだろう。それどころか、3.06GHz/ハイパースレッディングといった最上位の性能を求める人以外には、Pentium Mのほうが望ましい選択肢なのではないか。タワーのデスクトップ機でも消費電力は少ないほうがいいし、静かなほうがいいし、CPUやヒートシンクは小さいほうがいい。
この後に掲載するインタビューにあるように、確かにPentium 4は最適化されたソフトにおいて、クロック周波数の優位が生きてくる。また、ハイパースレッディングは今のところPentium 4にしか採用されていない。ミッドレンジ以下ではPentium 4は価格面での優位がある。
それでも、Pentium 4とPentium Mの関係は、どうしてもCRTと液晶ディスプレイとの関係を思わせてならない。CRTは、表示可能な解像度、反応速度、色の再現性、価格のいずれをとっても液晶より優れている。にもかかわらず、今や日本ではCRTは1600×1200ドット以上の解像度を必要とする人や、高速レスポンスが必須のゲーマーか、色の表現性を求めるデザイナーといった人々にしか使われなくなっている。十分な性能があれば、トップの性能ではなくても、また、値段的に多少高くても、ユーザーはむしろ使い勝手を優先することがわかる。USB 2.0や1394対応機器があれば、PCIカードの出番すらなくなりつつある現在、PC本体をスタイリッシュにかつ静かにでき、高い性能を持つPentium Mの放つ魅力のラディエーションには抗しがたい。2005年ごろには、特に日本では、PCのメインストリームプロセッサはPentium Mになっているのではないだろうか。
■インテルに聞く：Pentium Mのデスクトップ利用の可能性
ただ、その垣根を越えるアプリケーションはすでに存在していますよね。デスクトップのCPUを使ったノートブックは存在しています。MHz、パフォーマンスを取るのにデスクトップのCPUを使ってでもノートにしたいというアプリケーションがあります。逆に、Pentium Mを使って、音の静かなものすごく小さいアプリケーションというのは、逆の考え方ですが、あると思うんですよね。これは市場がそういうものを要求するのか、あるいは、そういうものを提供しようと考えるＰＣメーカーさんがいらっしゃるかということで決まってくるのだと思いますね。
それともう一つ、デバイスの価格の問題があります。1.6GHzのPentium Mはハイエンド製品ですから、デスクトップのミッドレンジの値段帯域ではありません。それだけ高価なシリコンになってしまいますので、ある程度の値段になってくる。それはシステムコストに跳ね返ってきますので、同じパフォーマンスでシステムを買う場合に、より買いやすいのはPentium 4になります。
今クロックアップとかやってる人がどれくらいいるかわかりませんが、Pentium 4のほうがヘッドルームがありますから、Pentium Mで無茶なことやってクロックが上がるかというと、ちょっとそれはという気はしますね。そういう点では、ハイエンド指向の方にとっては、面白いけどどうかな、っていう感じかもしれません。ただ小さくて静かなパソコンというところを指向される方には、プロセッサの値段がどう感じられるかでしょうね。本記事はアフィリエイトプログラムによる収益を得ている場合があります
