ロードマップでわかる！当世プロセッサー事情 第537回

デスクトップ向けComet Lakeは2020年2月ごろ登場？　インテル CPUロードマップ

2017年～2020年のインテルCPUロードマップ

10nmプロセスの情報アップデート
Ice Lakeは10nmではなく10nm+

　10nmといってもインテルから新しい情報が出てきたという話ではない。連載525回で、どうもIce Lakeは10nmではなく10nm+だったようだと書いたが、Tech Insightsがこれを裏付ける情報を開示した。

　Tech Insightsが10月31日に「Intel Core i7-1065G7 “Ice Lake” 10 nm 2nd Gen Processor Analysis」というダイジェストレポートを公開した。

　こちらはIce LakeベースCore i7-1065G7とCannon LakeベースのCore i3-8121Uを比較したものだが、これによれば以下の4つがポイントとして挙げられている(詳細なレポートはTech Insightsから購入可能)。

Process Highlight(製造プロセスのポイント)

• 第1世代(Cannon Lake)と第2世代(Ice Lake)ではFinFETの構造が変わっており、より高い性能を発揮する

• Process integration(製造工程)が変わっており、よりプロセスのマージンを広くとる

• BEOL(Back End of Line:配線工程)が、よりシンプルかつ性能を改善するように変化している

Design Highlight(物理設計のポイント)

• コンタクト(縦方向の結線。要するにVIA)のレイアウトを、歩留まりが高くなるように工夫している

　これにより、Ice Lakeは10nmではなく10nm+を利用していることが確認できた形になるが、10nm+ですら現在の14nm++におよばない程度の動作周波数しか出ない以上、10nm++にしても14nm++とイーブンになるか怪しいため、それはデスクトップで利用できなくても仕方がないところだろう。

　もうインテルは10nm世代のデスクトップ向けは完全にあきらめ、7nmでAMD(TSMC)に追いつく方向に完全に舵を切っている感はあるのだが、果たしてうまくいくのだろうか？

10nmで周波数を引き上げられない原因は配線層

　ところでTech Insightsのレポートで1つ気になったのが、3つ目のBEOLに関する部分だ。全文を書くと“Changes to BEOL process to simplify integration and improve performance”だが、問題はこのBEOLの指す範囲である。

　もともと半導体の場合、トランジスタなどを作りこむ工程をFEOL(Front End of Line)、その上に配線層を構築する工程をBEOLと称しており、なのでBEOL＝配線層ではあるのだが、最近はMOL(Middle of Line)という概念が加わってきた。というのは配線層の中でも、トランジスタに近い部分は特別な配慮が必要になり、作り方が変わるためだ。

　連載483回でインテルの10nmプロセスを説明したが、ここで言えばM0/M1がMOL、M2～TM1までがBEOLに属することになる。

　ということは、Tech Insightsの解析によればM0/M1に変化はなく、M2～TM1側を改善した、という話も読めなくはない。

　インテルの10nmの問題はMOLの実装と考えると、依然として動作周波数を引き上げられないのは、このあたりに根っこがあるのかもしれない。