先週に引き続き、AMDのNext Horizon Gamingイベントで公開された話を解説しよう。今回はCPU編である。
Zen 2ではIPCが15%改善
まずZen 2のコアアーキテクチャー全体で言えば、IPCが15%改善されているほか、3次キャッシュのサイズが2倍となり、またFPU性能も2倍になるとされる。
この15%のIPC改善はどうやって実現されたかという話であるが、まず基本的な構造が下の画像だ。
Zen/Zen+の構造と比較すると、以下の違いが挙げられる。
- AGUが1つ追加された3つになった
- Micro-op Cacheの容量が4Kopに倍増した
- 分岐予測に、新たにTAGE(TAgged GEometric)を利用した方式が追加された
そしてバッファ周りでは、以下の違いが挙げられる。
- L1 I-Cacheが64KB/4wayから32KB/8wayに変更
- TLBの大容量化(後述)
- 仮想化マシンのセキュリティー周りの高速化
- 脆弱性対策のハードウェアベースでの強化
もう少し細かく見てみよう。まずはフェッチだが、BTBが大幅に強化されているのがわかる。もっともこれは上でも書いたが、従来のPerceptronベースの分岐予測に加えてTAGEベースの分岐予測も加わったことで、BTBのエントリーを増強しないと予測が収まりきらなかったものと思われる。他にITAのサイズを増やしたことも挙げられている。
インストラクションキャッシュ(L1 I-Cache)については、そもそもデータキャッシュ(L1 D-Cache)がやはり32K 8-Wayだったわけで、64Kの4-Wayがどこまで有効なのか不思議ではあったのだが、やはり思ったほど有効ではなかったということだろう。
2次キャシュとは32Bytes/サイクルで接続されており、これはデコード段の読み込み速度にあわせたものと思われる。
デコード段については大きくは変わっていないが、先に書いた通りMicro-op Cacheが4Kopに増量されたほか、Op-Cacheから最大8 Fused-opが出力されるようになった。またInstruction Fusionがさらに改良されたとしている。これらの結果として、実効スループットの改善がなされたと思われる。

この連載の記事
- 第738回 Intel 4は歩留まりを高めるためにEUVの工程を減らしている インテル CPUロードマップ
- 第737回 Sierra Forestの内部構造はGracemontとほぼ変わらない インテル CPUロードマップ
- 第736回 第6世代XeonのGranite Rapidsでは大容量L3を搭載しMCR-DIMMにも対応 インテル CPUロードマップ
- 第735回 Meteor Lakeはフル稼働時の消費電力が大きい可能性あり インテル CPUロードマップ
- 第734回 Meteor Lakeは歩留まりが50%でも月産約36万個 インテル CPUロードマップ
- 第733回 複数の命令をまとめて処理する基本命令セットが功を奏す RISC-Vプロセッサー遍歴
- 第732回 なぜRISC-Vは急速に盛り上がったのか? RISC-Vプロセッサー遍歴
- 第731回 インテルの新命令セットでついに16bitモードが廃止に
- 第730回 昨今のAI事情とプロセッサー事情 AIプロセッサーの昨今
- 第729回 電気を利用せずにスイッチングできるGoogle TPU v4 AIプロセッサーの昨今
- 第728回 2024年に提供開始となるSF3プロセスの詳細 サムスン 半導体ロードマップ
- この連載の一覧へ