このページの本文へ

前へ 1 2 3 次へ

ロードマップでわかる!当世プロセッサー事情第167回

インテルCPU進化論 Nehalemでの性能向上は周辺回路中心

2012年09月03日 12時00分更新

文● 大原雄介(http://www.yusuke-ohara.com/

  • この記事をはてなブックマークに追加
  • 本文印刷
インテルCPUの大きな転換点となった、「Nehalem」こと初代「Core i7」

 インテルCPUは2006年に投入された「Merom」こと「Core 2」プロセッサーで、内部アーキテクチャーに大きな変更が加えられた。Meromに続いて内部を大きく変更したのが、2008年11月登場の「Nehalem」(初代Core i7)である。今回はCoreアーキテクチャーの原点となったNehalemの特徴について解説しよう。

メモリーコントローラーやGPUを集積したNehalem世代

図1 Nehalemの内部構造図。赤枠内がMeromからの主な変更部分図2 Meromの内部構造図

 Nehalem世代の大きな変更点は、以下の3点が挙げられる。

  • メモリーコントローラーを含む、いわゆるノースブリッジ機能※1機能をCPU側に集約。
  • これにともない、チップセットとの接続が従来のFSBからDMI/QPIに変更。
  • 一部モデルではGPUコアもCPU側に集積

※1 インテルの呼び方では、MCH(Memory Controller Hub)/GMCH(Graphics Memory Controller Hub)

 もっとも「GPUの集積」については、45nm世代のままでは性能とダイサイズの両面で折り合いが付かなかったようだ。そのため「Clarkdale」というコード名のCore i5/i3(アーキテクチャーはWestmare)では、32nmプロセスで製造したCPUコアと45nmプロセスで製造したGPUコアを、パッケージ内部で接続するMCM(Multi Chip Module)構成といういびつなものになった。結局GPUコアの統合は、次の「Sandy Bridge」まで見送りになってしまった。その意味ではまだ、過渡的なモデルであったと言うこともできる。

 CPUコア側での変更点では以下が挙げられる。またMacro Fusionが、64bit命令でも利用できるようになったことが明らかにされている。

  • パイプラインステージが16段に増強
  • ハイパースレッディング・テクノロジー(HT)を搭載
  • 「Power Gating」を搭載
  • SSE 4.1/SSE 4.2を搭載

前へ 1 2 3 次へ

この連載の記事

注目ニュース

ASCII倶楽部

最新記事

プレミアムPC試用レポート

ピックアップ

ASCII.jp RSS2.0 配信中

ASCII.jpメール デジタルMac/iPodマガジン