米インテル社は26日(現地時間)、米国サンフランシスコで開催中の開発者向けカンファレンス“Intel Developer Forum Fall 2006”の基調講演にて、同社社長兼CEOのポール・オッテリーニ(Paul S.Otellini)氏が、パソコンおよび量産サーバー向けでは業界初となるクアッドコア(4コア)のCPUコアを1パッケージ搭載するクアッドコアCPUを、2006年11月に出荷すると発表した。また同社CTOのジャスティン・ラトナー(Justin Rattner)氏は、“テラスケール・リサーチ”に基づいた研究用チップを発表した。研究用チップは80個のCPUコアを搭載する。
同社の発表によると、オッテリーニ氏は講演の中で、同社のCore 2 Duoプロセッサーが発表後2ヵ月で500万個の出荷を達成したことを報告。11月にはCoreマイクロアーキテクチャーのクアッドコアCPU(コード名Kentsfield)を、ゲームユーザー・コンテンツクリエイター向けCPU“Core 2 Extremeプロセッサー”の後継として投入することを発表した。同CPUは現行のCore 2 Extreme X6800-2.93GHzと比較して、67％増の性能向上を実現するという。また同CPUのブランド名が“インテル Core 2 Quadプロセッサー”になることも発表された。同じアーキテクチャーを採用するサーバー向けCPU(コード名Clovertown)としては、年内に“クアッドコア インテル Xeon プロセッサー 5300番台”を、2007年第1四半期に低消費電力版の『クアッドコア インテル Xeon プロセッサー L5310』を出荷すると発表した。
また今後のシリコン技術に関する講演の中でオッテリーニ氏は、80コアの浮動小数点演算コアを集積したヘテロジニアス(非対称型)マルチコアCPUの研究用チップを公表した。試作チップはダイサイズ300mm2で、3.1GHzで駆動し、1秒間に1兆回の浮動小数点演算能力(TFlops級)を持つという。ラトナー氏による説明では、同チップはコア間やコアと同じパッケージ内に実装された20MBの組み込みSRAM間で、TB(テラバイト)級のバス帯域幅を実現しているということだ。
本記事はアフィリエイトプログラムによる収益を得ている場合があります
