このページの本文へ

米インテル、“Core 2 Quad”などクアッドコアCPUを11月出荷!――80コア搭載のテラフロップスプロセッサーの研究試作も発表

2006年09月27日 23時18分更新

文● 編集部 小西利明

  • この記事をはてなブックマークに追加
  • 本文印刷

米インテル社は26日(現地時間)、米国サンフランシスコで開催中の開発者向けカンファレンス“Intel Developer Forum Fall 2006”の基調講演にて、同社社長兼CEOのポール・オッテリーニ(Paul S.Otellini)氏が、パソコンおよび量産サーバー向けでは業界初となるクアッドコア(4コア)のCPUコアを1パッケージ搭載するクアッドコアCPUを、2006年11月に出荷すると発表した。また同社CTOのジャスティン・ラトナー(Justin Rattner)氏は、“テラスケール・リサーチ”に基づいた研究用チップを発表した。研究用チップは80個のCPUコアを搭載する。

同社の発表によると、オッテリーニ氏は講演の中で、同社のCore 2 Duoプロセッサーが発表後2ヵ月で500万個の出荷を達成したことを報告。11月にはCoreマイクロアーキテクチャーのクアッドコアCPU(コード名Kentsfield)を、ゲームユーザー・コンテンツクリエイター向けCPU“Core 2 Extremeプロセッサー”の後継として投入することを発表した。同CPUは現行のCore 2 Extreme X6800-2.93GHzと比較して、67%増の性能向上を実現するという。また同CPUのブランド名が“インテル Core 2 Quadプロセッサー”になることも発表された。同じアーキテクチャーを採用するサーバー向けCPU(コード名Clovertown)としては、年内に“クアッドコア インテル Xeon プロセッサー 5300番台”を、2007年第1四半期に低消費電力版の『クアッドコア インテル Xeon プロセッサー L5310』を出荷すると発表した。

また今後のシリコン技術に関する講演の中でオッテリーニ氏は、80コアの浮動小数点演算コアを集積したヘテロジニアス(非対称型)マルチコアCPUの研究用チップを公表した。試作チップはダイサイズ300mm2で、3.1GHzで駆動し、1秒間に1兆回の浮動小数点演算能力(TFlops級)を持つという。ラトナー氏による説明では、同チップはコア間やコアと同じパッケージ内に実装された20MBの組み込みSRAM間で、TB(テラバイト)級のバス帯域幅を実現しているということだ。

カテゴリートップへ

注目ニュース

ASCII倶楽部

最新記事

プレミアムPC試用レポート

ピックアップ

ASCII.jp RSS2.0 配信中

ASCII.jpメール デジタルMac/iPodマガジン