ロードマップでわかる!当世プロセッサー事情 第900回
元Samsung副社長が率いるBOSの勝算 Tenstorrent製NPUとオープン規格で挑む車載AI「Eagle-N」
2026年11月02日 12時00分更新
4096bit内部バスと機能安全(ASIL-B)を満たすNPUクラスター接続
Tensix Neoクラスター同士の接続構成が下の画像である。クラスターあたり1個のルーターがあり、これが双方向256Bytes幅のメッシュに接続される格好になっている。
ところでDispatch Engineやルーターが2つあるのは、性能的な問題もさることながら、内部を2つにパーティショニングすることを可能にするための模様だ。
これは自動車向けの場合、セキュリティもさることながらセーフティクリティカル(車両の安全性に強く関係する機能を他と分離して独立で動かすこと)への対応も考慮してのものだろう。
実はTenstorrentではTensix Neo IPに、Tensix Neo Autoという自動車向けの派生型も提供している。こちらはASIL-B(ISO26262という機能安全規格のグレードで、故障率が100FIT(10万時間あたり1回)未満であることを担保するための要件を満たすことが求められる)の認証を取得しており、おそらくこのTensix Neo Autoを採用していると考えられる。
ASIL-Bを取得していると、ある程度安全性に関係する部分での採用が可能であり(自動運転などその最たるものだ)、こうした用途に使われることを考慮しているのだと考えられる。
余談だが自動車向けのISO26262で一番厳しいのはASIL-Dで、故障率が10FIT(100万時間あたり1回)未満を担保する必要がある。こちらはアクセルやブレーキ、ステアリング操作など安全性に直結するものに利用する場合に求められるグレードである。
自動運転の場合、現状では運転手がある程度介在することが前提になっているため、故障したら運転手がすぐ操作を引き継げば安全性が担保されるので、ASIL-Bでも許容されるわけだ。同様に例えば計器パネルの表示もASIL-Bであるのが一般的だ。計器パネルが壊れたら即事故、とはならないからだ。
話を戻そう。先にEagle-Nの内部構造を最初のページの2つ目の画像で示したが、これをもう少し細かく示したのが下の画像である。
先に書いたように、内部バス(ここで言うところのWIDE BUS)は合計4096bit幅のすさまじいものだが、周辺回路までその帯域は必要ない。
ということでNPUとの接続は512bit幅の双方向×4だが、メモリーI/Fへは1024bit幅、そしてD2D I/F IPへは1024bit幅となっている。さすがにDie-to-Dieに4096bit幅でつなぐのは無理と判断したようだ。
次がそのDie-to-Dieの話。Eagle-Nは単体でも動作するように設計されているが、チップレットとしても使えるように設計されている。ただこれまでのチップレットの問題は、各メーカーが独自で開発したもので、標準化や相互運用性がまるでなかったことだ。
例えばRyzenのCCDをインテルのArrow LakeのIOタイルにつなぐことは不可能だし、仮にUCIeを利用していても、電気的に接続はできるかもしれないが、その上での通信は不可能である。
というのはUCIeはあくまで信号レベルの、電気的な接続に関する規定であって、その上でどんな通信を行なうかは実装するベンダーに任せているからだ。ただ古い話で言えば、例えばもうなくなってしまったEsperanto Technologies(*1)のET-SoC-2は、外部にDRAMやPCIe/CXL、イーサネットなどのチップレットを接続することを想定していたし、TenstorrentのAscalonも似たような感じだ。
(*1) 実はEsperanto Technologiesの全資産は米Ainekko.aiが買収し、その内容をオープンソースとして公開している。
ただ問題は、標準化されていないから、ET-SoC-2とAscalonに同じPCIeのチップレットを接続できるか? というと不可能である。
このあたりを標準化しようと動いているのがOCA(Open Chiplet Atlas)で、実はこれを立ち上げたのもTenstorrentだったりするのだが、BOS SemiconductorもこのOCAのメンバーに名前を連ね、このOCAのSpecificationに準拠する形でChipletのI/Fを構築している。
実際にEagle-Nの場合、チップレット同士の接続、およびEagle-NとそのほかのSoCとの接続の両方の形態をサポートしている。
このスライドの右側のStackで、これまで欠けていたのはシステムやソフトウェアの部分である。これをOCAに準拠する形で構築することで、汎用的なチップレットの構築を目指そうというわけだ。
本記事はアフィリエイトプログラムによる収益を得ている場合があります

この連載の記事
-
第899回
PC
NVLink追撃の現実解「UALoE」 AMD Instinct MI400が挑む次世代ラック実装とBlackwell対抗 -
第898回
PC
AI特化とは一線を画すHPCの怪物! 富士通「Monaka」が目指す3D積層と256bit SVE2の真価 -
第897回
PC
NVIDIA独自コア「Olympus」の真価 Vera CPUが見せたIPC全振りの重厚構造とメモリー帯域依存 -
第896回
PC
Arm自社設計「AGI CPU」の全貌、10-wideデコードと2ダイ構成で見せた優等生的な実力 -
第895回
PC
IBM ZがArmを取り込む衝撃! 次世代メインフレーム「z18(仮)」のネイティブDual-ISA戦略の狙い -
第894回
PC
AMD「Ryzen AI Embedded X100」のリアルタイムAI制御が、Jetsonの弱点であるCPU性能を突く -
第893回
PC
インテル製GPU「Crescent Island」の正体、容量480GBメモリーでエージェント型AIとKVキャッシュ問題に挑む -
第892回
PC
Hot Chipsで明かされた「Wildcat Lake」の全貌 Foverosを捨てMCPを選んだインテルの舞台裏 -
第891回
PC
謎多き次世代Xeon「Diamond Rapids」を解剖、3D Meshの進化と新命令セットAPXがもたらす変革 -
第890回
PC
Samsung「SF2P」の全貌! GAA最大の弱点であるPMOS性能低下を克服し、TSMC追撃へ準備万端 - この連載の一覧へ
















