AI特化とは一線を画すHPCの怪物！富士通「Monaka」が目指す3D積層と256bit SVE2の真価

2026年10月19日 12時00分更新

文● 大原雄介（http://www.yusuke-ohara.com/）　編集●北村／ASCII

　Hot Chips解説第7弾は、ArmベースのサーバーCPUである富士通のMonakaだ。A64FXの後継となるMonakaに関してはこれまでも何回かASCII.jpで取り上げている。2023年にはすでに発表されているし、2025年には理研の富岳Nextの基本設計を受注している。今年3月のMWCでも展示が行われていた。

　そんなMonakaであるが、今年9月には販売開始が発表されている。MWCではモックアップも示された。Monakaのアイディアは2023年中に公開されており、もうこの時点でコアダイがTSMCの2nm、SRAMダイとIOダイは5nmで製造することも明らかにされていた。

SC23で富士通が示したプレゼン資料より。SRAMダイの上にコアダイが載ったものが4組とIOダイがSilicon Interposer上で接続される構造が示されている

TSMC 2nmと5nmを組み合わせたダイ分離と3D積層のコスト・電力合理性

　さて、Hot Chipsでの発表に話を移そう。Monaka(未だに正式な製品名称が公開されていないので、これが単にコード名なのか、あるいはMonakaが正式な製品名なのかの判断がつかないので、ここではMonakaで通す)の製品ターゲットが下の画像である。FP64も視野に入れているあたりが、いかにもHPC向けを強く意識している感じがする。

AIワークロードで言えばGPUとの連携が重要なポイントであるのだが、少なくとも現世代のMonakaに関してはNVLink Fusionの実装はなく、これは次世代のMonaka-X送りとなる

　Monakaの設計目標として示されたのが下の画像だ。目標としては妥当というか、こうした項目になるのは至極当然で、無理に背伸びをする感じもない。

Monakaの設計目標。比較対象は当然ながら富士通のA64FXである

　ソブリンAI向けの要件が入っているのは目新しいが、これも昨今の動向を考えれば当然で、ArmはすでにCCA(Confidential Computing Architecture)の仕様を定めて、その実装例も示しているから、時期的に言ってもこれを取り込むのは当然だろう。

　その結果としての仕様が下の画像だ。コア数は144だが、記事冒頭の画像で示したようにコアダイは4組だから、ダイ1つあたりで言えば36コアなので、AGI CPUやVeraなどに比べるとずっと小さいことが予想される。メモリーに関してはDDR5-8000×12chと今となってはやや控えめであるが、設計開始時期を考えるとこれも止むない判断だったと思える。

Monakaの仕様。Ultra Low Voltageに関しては後のスライドでもう少し詳細な話が出てくる

　コアダイとSRAMダイの2つが異なるプロセスを使う判断の理由が下の画像である。

コアダイとSRAMダイが異なるプロセスを使う理由。コアダイがTSMC N2ではなくN2Pというのは今回初めて示された情報である

　動作周波数と消費電力に関して言えば、プロセス微細化のメリットが明確である。その一方SRAMの密度に関しては5nmあたりから頭打ちになるため微細化のメリットがなく、製造コストは大幅に跳ね上がる。

　これを考えると、CPUのコアは最先端プロセスが必須だし、レジスターファイルやL0/L1 キャッシュなどアクセスのレイテンシーがそのままコアの性能に直結する部分のSRAMについては最先端プロセスを使わざるを得ないが、L3のようにそこまでレイテンシーが性能に直結しない部分に関しては最先端プロセスである必要はない。

　かといってモノリシックのダイで異なるプロセスを組み合わせるのは製造上無理であり、チップレットの形にするのが妥当である。そしてチップレットとする場合、一番効率が良いのがSoICを利用した3D積層となる。

　理由は配線長が一番短くなるからであり、また配線密度が2.5Dよりも高められるため、無理に信号速度を高めなくても十分な帯域が確保でき、逆に信号速度を落とすことで消費電力を下げられるというメリットもある。

　こうした技法が利用できることを前提に、記事冒頭の画像でも示したような構造を採用することが決まり、結果SRAMダイ/IOダイとコアダイを別の製造プロセスにする決定が可能になったわけだ。

　このあたりの損得勘定をまとめたのが下の画像だ。大容量のL3を搭載しても、全部モノリシックなダイで構築するよりも安価で構築可能と考えられる。