5種類のVtと新ライブラリの追加で、より緻密な動作最適化を実現
まずVtについて。Intel 18AではULVT/LVT/SVT/HVTの4種類だったのが、Intel 18A-PではLVTとULVTの間にULVTLLという新しい電圧を追加している。
Cell Libraryの概観が下の画像である。ちなみにIntel 18Aは連載831回で示した画像を参照してもらいたい。
Intel 18Aでは180nm(180H)が2種類、160nm(160H)が3種類だったのが、今回から4種類/5種類に増えている。要はより細かく動作状態に対応できるようにライブラリーの種類を増やしたわけだが、先も少し書いたようにこれだけ細かくライブラリーがわかれたうえ、ULVTLLを追加となると、どう考えても物理設計をやり直さないとIntel 18A-Pのメリットを生かすのは難しいように思える。
もちろんメリットはなくてもいい(Intel 18Aと変わらない性能でも構わない)という話であれば、Intel 18Aの設計をそのまま使うことはできそうだが。その新しく追加されたライブラリーにおける性能特性が下の画像だ。
W2/W3でも若干の性能改善が施されているが、これに加えてW3Pでは大幅に性能が引き上げられている。ただこれをそのまま使うと消費電力が増えてしまうことになる。ここにW1を追加することで、全体としては動作周波数を抑えながら平均で9%程度の動作周波数改善が可能になった、という理解でいいはずだ。
下の画像がFront End、つまりトランジスタ層の特性をまとめたもので、同じリークなら動作周波数が12%向上していることを示している。おもしろいのが右のグラフで、Intel 18A-Pはそのままでは性能向上は6%程度に過ぎないが、Direct BS Contactを併用することでさらに6%の向上につながるとしていることだ。
そのトランジスタそのものの性能改善が下の画像で、NMOSで5%、PMOSで16%程度の駆動電流増加を実現したとしている。結果としてCMOS全体で言えば6%ほどの性能改善につながったわけだ。
性能改善をどう実現したかの詳細そのものは当然未公開だが、ヒントとして示されたのが下の画像。PMOS側のRibbonFETにおける歪シリコンの作り方を改良したという説明だ。
確かにこちらを831回で示したIntel 18Aの断面図と比べると、少し形状が違い、より整った形状になっているのがわかる。
本記事はアフィリエイトプログラムによる収益を得ている場合があります

この連載の記事
-
第883回
PC
TSMCのA16プロセスの詳細が判明! 性能向上の主因はトランジスタではなく裏面電源供給(SPR)にあり? -
第882回
PC
IBMが0.7nmチップの製造に成功! 変態的CFET構造NanoStackの凄みと、あまりに高すぎる製造コストの壁 -
第880回
PC
次世代NVLinkの布石か? TSMCの光電融合技術「COUPE」がもたらすAIサーバーの光接続 -
第879回
PC
なぜAIには「光」が必要なのか? NVIDIAが解説するスケールアップネットワークの低遅延・省電力化戦略 -
第878回
PC
もはや銅配線は限界? 3200Gイーサネット実現に立ちはだかる200GT/秒の壁 -
第877回
PC
「不良品ゼロ」と「水冷NG」の狭間で。ルネサスが明かした車載チップレットSoCのリアル -
第876回
PC
このままではメモリーが燃える! HBM4/5世代に向けた電力供給の限界と、Samsungが示すパッケージ協調設計の解 -
第875回
PC
1000A超のAIプロセッサーをどう動かすか? Googleが実践する垂直給電(VPD)の最前線 -
第874回
PC
AIの未来は「電力」で決まる? 巨大GPUを支える裏面給電とパッケージ革命 -
第873回
PC
「銅配線はまだ重要か? 答えはYesだ」 NVIDIA CEOジェンスンが語った2028年ロードマップとNVLink 8の衝撃 - この連載の一覧へ

















