ロードマップでわかる！当世プロセッサー事情 第862回

「ビル100階建て相当」の超難工事！ DRAM微細化が限界を超え前人未到の垂直化へ突入

垂直トランジスタ（VCT）がもたらすDRAM構造の劇的進化

　3D化で最初に思いつく技法が、WF Bondingである。これは、これまでDRAMのCell Arrayの周囲に配されていたBLSA(Bit Line Sense Amp)やSWD(Sub-Word Line Driver)などの回路を3次元実装することで、結果的にダイサイズを小型化する技術である。

　もっともこの方式、ある意味お手軽ではあるし技術的にも確立しているが、明らかにコスト増になるので、一時しのぎ的な解決案でしかない。次のアイディアは4F²の実装である。

4F²の概要。どうやってを実装するかは後述する

　現在のDRAMの場合、F(Feature Size)に対してDRAMセルの面積は6F²になっている。例えばFeature Sizeが20nmならセルの面積は2400nm²になる計算だ。これが4F²になれば1600nm²に減ることになる。

　以前は8F²という時代もあったが、現在は6F²に移行している。大昔のロードマップによれば、2013年頃には4F²に移行とかいう話だった(赤枠)が、現時点でもまだ4F²への移行は果たせていない。

これはITRSの2001年版の事業計画概要からの抜粋。要するに10年くらいあればなんとかなるだろう的な見通しで2013年には4F²を実現できるとしていた

　実のところ2000年代からいろいろ4F²を実現するための努力はされており、2013年には"Novel 4F² DRAM cell with Vertical Pillar Transistor(VPT)"という論文も出ていたりはするのだが、なかなか量産には至らなかった。

　現時点で今後の世代のDRAMとして有望視されているのが、VTCを利用した4F²構造と、VSDRAMの構造である。

VSDRAMの方は、構造的には3次元NANDフラッシュに近いものがある。一方VCTは、あえて言うならCFETに近いものがある

　まずVCTについて。下の画像の左図が従来型のDRAMセルである。赤がBit Line、青がWord Lineで、その交点にトランジスタが配され、そのトランジスタのドレインにキャパシタが垂直に接続されている構造である。

これまではトランジスタを垂直積層する方法がなかったわけだが、やっと最近方法に目途が付き始めている

　このセルあたり1つのトランジスタが読み出しや書き込みを担当するわけだが、このトランジスタがあるがゆえに、ギリギリまで面積を詰めてもセルのサイズが6F²にしかならなかったというのが従来の限界であった。

　これに対してVCTでは右図のように、トランジスタそのものも垂直構造にしてしまえば底面積が4F²にできるというものである。さらに高密度化のアイディアとして、Back Gateを複数のセルで共通化するSBG(Shared Back Gate)という技法も提案されている。

SNCはStorage Node Contactの略。Back Gateを共有化することでトランジスタ密度をさらにあげられるとする。ただし一般的なDRAMとは少しアクセスパターンが変わる

　SBGを利用したVCTはSamsungとSK Hynixがそれぞれ実装例を発表している。

several companiesといっても実際にはSamsungとSK Hynixだけだが。筆者が調べた限りではMicronはまだ論文がない