ロードマップでわかる！当世プロセッサー事情 第858回

CES 2026で実機を披露！ AMDが発表した最先端AIラックHeliosの最新仕様を独自解説

Instinct MI455Xをお披露目
GCDの上下に配されるダイが謎

　最後がMI455Xであるが、こちらはVeniceよりも一回り大きい。残念ながらHBM4の正確な寸法がわからないが、仕様によれば10×10mm～14×14mmの間となっている。

縦方向は100mm超えてるんじゃないか？　と思えるサイズ

　上の画像を見ると微妙に横方向が長い(11×10mmくらい?)ものの厳密な数字は出せないので、ダイサイズの推定は難しい。この写真からダイの構造を分析したのが下図である。

MI455Xのダイ構造

　まずわからないのがGCD。上のダイ写真を見る限り2ダイ構成であるが、少なくとも600mm²以上のダイサイズは確実(700mm²近いかもしれない)であり、MI350Xシリーズ同様、縦方向にも切れ目が入っていて4ダイ構成の可能性がある。

　それぞれのダイの左右にHBM4が3スタックずつ配置され、合計で12スタックとなる。その上下にあるのはダミーのダイな気がするのだが、問題はGCDの上下に配される横長のダイである。可能性としてあるのはインフィニティ・ファブリック(とPCIeも入っているだろう)のI/Fだが、そうなるとMI350Xシリーズとは異なり、GCDやHBM4の下にIoDは存在しない可能性が出てくる。

　ただインフィニティ・キャッシュの置き場所を考えた場合、現実問題としてGCDやHBM4の下にIoDが位置する可能性は非常に高いと考えられ、するとこの端にある長いダイはなんだ？　という疑問が生じることになる。これに関しても、将来AMDがもう少し情報を公開してくれないとなんとも言えないところだ。

　ところでこのMI400シリーズ、Helios向けにUALを併用したMI455X以外に、キャリアボードで8GPU構成のMI440X、そしてHPC向けのMI430Xの3製品がラインナップされることが公開された。

こうみると、HPC向けはGPUではなくCPUの側を強化するように見える

　MI440Xはキャリアボードで単体動作することから、MI400シリーズには本来8本のインフィニティ・ファブリック/PCIe I/Fを持っているのかもしれない。こちらもまだまだ謎は多い。

MI400シリーズの違い
MI455X	相互接続はそれぞれインフィニティ・ファブリック×2、Veniceとの接続のみインフィニティ・ファブリック×1
MI440X	相互接続にインフィニティ・ファブリック×1、ホストとの接続にPCIeで、これはおそらくPCIe Switch経由での接続
MI430X	MI455Xに似た構成？　ただUAL Switchは持たず、Scale outのみでの接続になるかも(その分Scale out用のI/Fが強化される可能性あり)

　話をMI455Xに戻すと、Heliosで2.9EFlopsという数字が前ページ中ほどの画像に出ているが、もう少し具体化したものが下の画像だ。

これはOpenAIのGreg Brockman氏(President&Chairman)を招いてのセッションの中でのスライド

ざっくり言えばMI350の2倍の演算性能と1.5倍のメモリー容量、2.45倍のメモリー帯域という構成になる。先の2.9EFlopsは、40PFlops×72＝2880PFlopsで、丸めると2.9EFlopsという数字になるわけで、NVIDIAのRubinの50PFlops(FP4)には若干およばないものの、決して低い数字ではない。

　基調講演からわかるHeliosとVenice、MI455Xの情報は現時点でこんなところである。次回はRyzen AI Embeddedについて解説したい。