ロードマップでわかる!当世プロセッサー事情 第767回
Lunar LakeはWindows 12の要件である40TOPSを超えるNPU性能 インテル CPUロードマップ
2024年04月15日 12時00分更新
第6世代Xeon ScalableがXeon 6に名称変更
次はXeonの話。現在出荷中のEmerald Rapidsに続き、EコアのみのSierra Forestと、PコアのみのGranite Rapidsが現在開発中という話は連載736回で報じたわけだが、そのSierra ForestとGranite Rapidsが"6th Gen Xeon Scalable"ではなく、Xeon 6というブランドになることが今回発表された。
基調講演ではそのSierra ForestのウェハーとGranite Rapidsのウェハーも披露された。
いつものように無理やり歪みを取って比率の補正をしたのが下の画像で、300mmウェハーで11.5×13.2個ほど。ダイの寸法は26.1×22.7mmといった感じで、写真からの推定面積は592mm2前後。実際には600mm2前後というあたりと想像される。
まだGranite Rapidsのタイル構成などは不明だが、おそらく2つということはなく、XCC構成ではまた4 タイルになりそうである。
さて、今回はまだそのXeon 6のSKUや性能の詳細など細かい話は一切開示されていない。Eコア、つまりSierra Forestであるが、こちらは性能/消費電力比が2.4倍、ラックあたりの性能で言えば2.7倍になるという説明があった。
このラック当たりの性能ということで出てきた説明が下の画像で、200サーバーラックの第2世代インテルXeonプロセッサーと、72サーバーラックのEコアベースのXeon 6が同等の性能で、しかも消費電力が1MW少ない、としている。
比較対象が第2世代Xeon、つまりCascade Lake世代である。この世代の場合、Xeon 9200という例外(MCM構造で2ダイを無理やり1パッケージ化したもので、プラットフォームの互換性はない)を別にすると、コア数は最大28コアになっている。一方Sierra Forestは最大288コアなので、コア数は10倍になっている。
さて、サーバーラックに何台のサーバーが搭載されているか? が明示されていないので単純に比較できないが、一般に企業向けのサーバーラックは供給電力がだいたい12KW程度とされる。3U構成の2 ソケットサーバーが700~800W程度(最近は1KWを超えるのが当たり前で、ラックあたりの供給電力も20KWを超えるものが増えてきたが、これはおいておく)で、台数で言えば12~14台程度となる。
とりあえず14台と想定すると、200サーバーラックの第2世代Xeonのコア数は200×14×2×28=15万6800コアとなる。同様の想定で72サーバーラックのSierra Forestの方は72×14×2×288=58万608個。要するにコア数そのものはSierra Forestの方が3.7倍も多い計算になる。逆に言えばコアあたりの性能はCascade Lakeの約4分の1でしかない。Cascade Lakeということは、基本的な部分はSkylakeと同じで、VNNIが追加された程度の差しかないことになる。
連載737回で説明したように、Sierra ForestのコアはほぼGracemontと同等であるが、その元となるTremontコアはSkylakeと比較して、同一消費電力なら40%高速、同一速度なら40%省電力という説明がIntel Architecture Day 2021であった。
もっとも今回の場合はシングルスレッド性能というよりもマルチスレッド性能であって、比較のグラフは下の画像が適切なのかもしれないが、Skylakeの2倍のコア数なら同一消費電力で動作周波数が80%高い、あるいは同一周波数で消費電力が80%低いことになる。が、今回の性能を見るとコア数が3.7倍で同等になる。
また消費電力についても、Cascade LakeからSierra Forestにすることで128ラックを削減でき、これが1MWという計算になるので、ラック当たりで言えば7.8KWほどになるが、これは正しくない。例えばCascade Lakeの世代ではラックあたり12KWで、200ラックで2.4MW。対してSierra Forestではラック当たり20KWで72ラックで1.44MW。差引0.96MWの削減といった感じの計算になるだろう。
つまりサーバー1台あたりの消費電力で言えば、おそらくSierra Forestの方が多いだろう。といっても、コアあたりの消費電力は確かに大幅に小さくなっていると想像されるが。
性能が伸びない理由だが、1つ考えられるのはメモリー帯域不足だろうか? Cascade Lake世代は28コアに対してDDR4-2933×6chで140.784GB/秒なので、コアあたりのメモリー帯域は5GB/秒ほど。対してSierra ForestベースのXeon 6は、まだMRDIMMに未対応なので288コアに対してDDR5-5600×12で、537.6GB/秒。コアあたりのメモリー帯域は1.87GB/秒と半分未満である。
もっとも、多くのコアがメモリー待ちになる=コアの動作周波数がそれほど高くならない(高くしてもメモリー待ちが長くなるだけなので、結局下がる)=性能/消費電力比が向上する、ということなのかもしれない。
Sierra Forestは一般的用途からスケールアウト/高密度向けという話は以前もあったので、この性格そのものはこれで問題ないのかもしれないが、メモリー負荷が高いアプリケーションには向かない感じが見て取れる。
この連載の記事
-
第808回
PC
酸化ハフニウム(HfO2)でフィンをカバーすると性能が改善、TMD半導体の実現に近づく IEDM 2024レポート -
第807回
PC
Core Ultra 200H/U/Sをあえて組み込み向けに投入するのはあの強敵に対抗するため インテル CPUロードマップ -
第806回
PC
トランジスタ最先端! RibbonFETに最適なゲート長とフィン厚が判明 IEDM 2024レポート -
第805回
PC
1万5000以上のチップレットを数分で構築する新技法SLTは従来比で100倍以上早い! IEDM 2024レポート -
第804回
PC
AI向けシステムの課題は電力とメモリーの膨大な消費量 IEDM 2024レポート -
第803回
PC
トランジスタの当面の目標は電圧を0.3V未満に抑えつつ動作効率を5倍以上に引き上げること IEDM 2024レポート -
第802回
PC
16年間に渡り不可欠な存在であったISA Bus 消え去ったI/F史 -
第801回
PC
光インターコネクトで信号伝送の高速化を狙うインテル Hot Chips 2024で注目を浴びたオモシロCPU -
第800回
PC
プロセッサーから直接イーサネット信号を出せるBroadcomのCPO Hot Chips 2024で注目を浴びたオモシロCPU -
第799回
PC
世界最速に躍り出たスパコンEl Capitanはどうやって性能を改善したのか? 周波数は変えずにあるものを落とす -
第798回
PC
日本が開発したAIプロセッサーMN-Core 2 Hot Chips 2024で注目を浴びたオモシロCPU - この連載の一覧へ