ロードマップでわかる！当世プロセッサー事情 第647回

RISC-Vベースの緩いAI向けアクセラレーターX280　AIプロセッサーの昨今

　今回説明するSiFiveのX280は、連載613回で紹介したTenstorrentのWormholeで採用されたことを簡単に説明している。

　ただTenstorrentの場合、Tensixと呼ばれる独自のパケットプロセッサーを2Dトーラス構造で接続した構成のものがメインのAI処理向けとなっており、X280はサービスプロセッサーというか、AI処理「以外」の作業を行なうことをメインにしているように見受けられる。そのX280であるが、実はX280自身もAI推論に適したプロセッサーとしてSiFiveから提供されているプロセッサーIPである。

RISC-Vを手掛けたAsanović教授が
プロセッサーIPを販売するために創業

　まず最初にSiFiveそのものを説明しておきたい。SiFiveそのものは2015年創業である。創業者は米UC BerkeleyのKrste Asanović教授と、彼の研究室にいたYunsup Lee博士およびAndrew Waterman博士(こちらの2人はまさに博士号をAsanović教授の元で取得しているので、創業時はまだ博士ではなかった)の3人であるが、話はもっと前から始まっている。

　もともとAsanović教授は2010年に超低消費電力で動作するプロセッサーの研究プロジェクトをスタートするが、この際に「手頃な命令セットがない」ということで、自分で32bit RISCプロセッサーのまったく新しい命令セットを作り始める。

　もともとUC Berkeleyといえば米スタンフォード大と並んでRISCプロセッサーの開発を主導してきた大学である。UC Berkeleyの最初のRISCプロセッサーであるRISC-Iは、その後Sun MicrosystemsのSPARCプロセッサーにつながった、という話は連載368回で説明した。

　その後もUC Berlekeyでは、主にDavid Patterson教授の元で次々に独自RISCプロセッサー(RISC-Iの改良版)を作っており、Asanović教授の手掛けたものはUC Berkeleyでは5番目になる。ということでローマ数字のV(5)を付けたRISC-V(「リスクファイブ」と呼ぶ)という最初の命令セットが完成したのは2011年後半のことで、さらにこれを実装した研究プロジェクト用のRaven-1というCPUのテープアウトも完了している。

　ちなみにRaven-1はその後GlobalFoundriesの28nm FD-SOIプロセスで製造され、最終的に26.2GFlops/Wという高い性能/消費電力比を達成しているが、これはあくまで研究プロジェクトだから本筋とは関係ない。Asanović教授はこのRISC-Vの命令セット(RISC-V ISA)を単に自分の研究プロジェクトで留めておくつもりはなく、広く世界に使ってもらうことを目的に、命令セットの拡充と並行してこれを普及するための活動をスタートする。

　最終的にこれはRISC-V Foundationとして2015年に設立されるが、このRISC-V Foundationの設立とほぼ並行してSiFiveを創業したわけだ。整理しておくと、RISC-V Foundation(現RISC-V International)は、あくまでもRISC-V ISAと呼ばれる命令セットの標準化とその普及活動に専念する非営利組織であり、当初こそAsanović教授がマネジメントも務めていたが、現在は運営は別のメンバーに任せ、Asanović教授は取締役会に名前を連ねている格好である(といっても、RISC-V Summitなどのイベントではかならず講演しているのだが)。

　一方のSiFiveは、RISC-V Foundation/RISC-V Internationalによって定められたRISC-V ISAに基づくプロセッサーIPや、これを利用するために必要な周辺IPやツールなどを販売するメーカーである。このあたりはArmやMIPSに近いものがあるが、ArmやMIPSの場合は自身で命令セットを定めているのに対し、RISC-Vでは非営利団体であるRISC-V Foundation/RISC-V Internationalが命令セットを定めているのが大きな違いである。

　もちろんRISC-V International内で行なわれている命令セットなどを検討するワーキンググループにはSiFiveからもエンジニアを参加させているが、そこでの検討は民主的な討議の形で行なわれるのが大きな違いというべきか。

　RISC-V Internationalの話はこのくらいにしておくが、SiFiveはもともとRISC-Vを手掛けていたコアメンバーがそのまま創業しただけに、比較的早い時期からRISC-VのCPUコアをIPを各種提供しており、ここ1～2年はサーバーに使えるようなハイパフォーマンスのRISC-Vコアの開発に余念がない。

　もちろんAI向けも同様である。EsperantoやArchiTekの例を引くまでもなく、最近はAIプロセッサーにRISC-Vが使われるケースは多いし、どちらの製品もサービスプロセッサーだけでなく、実際のAI処理にRISC-Vが使われている形である。

　ArchiTekにしてもEsperantoにしても、実際にはVector Unitが猛烈な速度で動いて処理をしているので、RISC-Vが関係ないといえば関係ないのだが、前回のEdgeCortixのようにCPUではなくシーケンサーを実装するような極端に振り切ったケースを別にすると、通常はAI処理「以外」を行なわせるために汎用プロセッサーを入れるのが普通だし、その際にライセンス料やロイヤリティーが掛からず、かつ構造が比較的シンプルで実装が容易であり、その割にソフトウェアエコシステムが充実し始めているRISC-Vを選ぶのは理に適った選択である。

　したがって、最近はRISC-VをAIプロセッサー「内」に搭載するケースは非常に多い。もちろんそうした向きにもSiFiveのIPが使われるケースは多いのだが、SiFiveとしてはそれ以外にも、単体でそれなりのAI処理性能を持つIPを提供したいと考えたようだ。