Bergamoの構成を推定
1CCXあたり8コアでトータル128コアか?
ところでプラットフォームの話だが、Genoaのパッケージ内部のCGを見る限り、12個のCCD+1個のIODという、Milan世代の基本構成は変わっていないように思える。
まだこのMilan世代のパッケージサイズなどは明らかになっていないが、現行のEPYCと大きく変わらないと考えると、ダイ1つあたりの大きさはやや小さくなっているようだ。
さて問題はBergamoの構成である。おそらくIODはGenoaと共通であろう。なので可能性としては以下の2つのパターンが考えられる。
- 1個のダイに16コアのBergamoが搭載され、これが合計8ダイで128コア
- 1個のダイに8コアのBergamoが搭載され、これが16ダイで128コア
ちなみに1つ目の場合、CCXを16コアまで増やすのか、それともCCXは8コアのまま、2つのCCXを1つのCCDに搭載するのか、という2通りの可能性があるのだが、筆者としてはダイあたり2CCX、1CCXあたり8コアという案を推したいところだ。
さすがに16ダイの搭載は実装コスト的にどうよ? という話ではあるし、そもそもTSMCのN7→N5でトランジスタ密度を倍増できるなら、高密度ライブラリーを使う前提なら、Zen 4cの16コアCCDはZen 3の8コアCCDと同程度のダイサイズに収まるだろう。
ダイとパッケージをつなぐインターコネクトのball(ダイ底面に配される、配線接続用のBGA Ball)の数を確保するためには、あまりダイサイズが小さいのは不利になる。もちろんZen 4cを他の用途(例えばデスクトップ向け)に転用するつもりなら、CCDあたり8コアに留めておく方が有利だろうが、今のところそうした計画が一切聞こえてこないあたりは、CCDあたり16コアでもかまわないように思う。
そしてCCXを1つにするか2つにするかだが、CCXあたり16コアまで拡張すると、おそらく論理設計側にも手を入れる必要があるだろう。もちろんZen 4cが「全く」論理設計に手を入れないか? というとそれはそれで難しいので若干は入るだろうが、CCXの構成そのものは少なくともZen 4/4c世代では手を入れないだろうと筆者は推定している。
以上のことからBergamoは8CCD、1CCDあたり2CCX、1CCXあたり8コアでトータル128コア、という案を提示しておきたい。このBergamo、2023年前半に市場投入とされている。物理設計に1年くらいかかるという昨今のCPUデザインの事情を考えれば、Genoaから1年遅れというスケジュールは非常に納得できるものである。
ちなみにエリアサイズがZen 4とZen 4cでは大きく変わらない(せいぜい4分の3程度)という予測が前提なので、デスクトップにZen 4cは来ないと筆者は予測している。big.LITTLEへの対応ができていないわけではない(*2)が、Armにしてもインテルにしても、bigコアとLITTLEコアの大きさが大きく異なっており、LITTLEコアはbigコアの数分の1(*3)まで縮めないとbig.LITTLEのメリットは生まれにくいように思う。
その見方でいけば、現在のZen 4cは大きすぎるように思う。ちなみに次で触れるが、Zen 4とZen 4c(というよりGenoaとBergamo)ではややSIMD命令周りに差があるかもしれない。
(*2) 例えば2019年12月にAMDは“Method of Task Transition Between Heterogenous Processors”という特許を出願し、2021年に登録されている。
(*3) Alder Lakeで見る限り、E-CoreはP-Coreの4分の1くらいのエリアサイズに見える。

この連載の記事
-
第811回
PC
Panther Lakeを2025年後半、Nova Lakeを2026年に投入 インテル CPUロードマップ -
第810回
PC
2nmプロセスのN2がTSMCで今年量産開始 IEDM 2024レポート -
第809回
PC
銅配線をルテニウム配線に変えると抵抗を25%削減できる IEDM 2024レポート -
第808回
PC
酸化ハフニウム(HfO2)でフィンをカバーすると性能が改善、TMD半導体の実現に近づく IEDM 2024レポート -
第807回
PC
Core Ultra 200H/U/Sをあえて組み込み向けに投入するのはあの強敵に対抗するため インテル CPUロードマップ -
第806回
PC
トランジスタ最先端! RibbonFETに最適なゲート長とフィン厚が判明 IEDM 2024レポート -
第805回
PC
1万5000以上のチップレットを数分で構築する新技法SLTは従来比で100倍以上早い! IEDM 2024レポート -
第804回
PC
AI向けシステムの課題は電力とメモリーの膨大な消費量 IEDM 2024レポート -
第803回
PC
トランジスタの当面の目標は電圧を0.3V未満に抑えつつ動作効率を5倍以上に引き上げること IEDM 2024レポート -
第802回
PC
16年間に渡り不可欠な存在であったISA Bus 消え去ったI/F史 -
第801回
PC
光インターコネクトで信号伝送の高速化を狙うインテル Hot Chips 2024で注目を浴びたオモシロCPU - この連載の一覧へ