ロードマップでわかる！当世プロセッサー事情 第623回

Lakefieldが生産終了、Sapphire RapidsはPCIe Gen5とCXL 1.1をサポート　インテル CPUロードマップ

Sapphire Rapids追加情報

　6月29日にインテルはISC 2021(International Supercomputing Conference)に合わせていくつかの発表を行なった。この中でSapphire Rapidsに関する追加情報が開示された。といってもそれほど多くなく、以下の3つが示されただけである。

• （1）Sapphire Rapidsの中にはHBM2を実装したSKUが含まれる
• （2） PCIe Gen5とCXL 1.1をサポート
• （3）Intel AMXを実装

　このうち(3)については連載569回で説明した通り。拡張命令というよりは、アクセラレーター制御命令と呼ぶほうが適切な気がする構成であり、ただSapphire RapidsにはX^e GPUは搭載されない「と思う」ので、AMX専用アクセラレーターが別途実装される形になる。

　ダイ的にはCPUと同一だろうが、CPUパイプラインの外に、ちょうどSunny CoveにおけるGNAのような形で実装されると筆者は予想する。

　(2)の話は順当で、それほど驚きはないので良いとして、(1)の話。Sapphire RapidsのHBM2搭載の話は連載586回で下の構成図を紹介したが、割と真面目にこれに近い構成になりそうな気がしてきた。

連載586回で紹介したSapphire Rapidsの内部構成図

　インテルはこのマルチメモリー構成を、かつてKnight Landingで実装した。この時は6ch DDR4+8ch MCDRAMというこれはこれでお化け構成だったわけだが、Knight LandingはこのMCDRAMを、以下の3つの使い方ができるとしていた。

MCDRAMのモード
Cache Mode	DDR4メモリーのキャッシュとして使う
Flat Mode	MCDRAMもメモリーの一部として扱う
Hybrid Mode	MCDRAMの一部をキャッシュに割り当て、残りをメモリーの一部として扱う

　DDR4×6chの帯域は115.2GB/秒(DDR4-2400)で容量は最大384GB、MCDRAMは容量こそ16GBながら理論帯域は1280GB/秒(160GB/sec×8)、実性能で言えばTriadというベンチマークを実行したとき、DDR4が90GB/秒そこそこなのに対し、MCDRAMは400GB/秒超で、ほぼ5倍近かったそうだ。効率(理論値との比)を考えると「？」ではあるが、とにかく高速なDRAMとして使えたわけだ。

　インテルはSapphire Rapidsで、どうも同じ仕組みを提供しようとしているように見える。日本語のリリースでは「これにより、プロセッサーが利用できるメモリー帯域幅が劇的に拡張され、メモリー帯域幅の影響を受けやすいHPCアプリケーションの性能が大幅に向上します。ユーザーが、ワークロードで使用できるメモリーは、広帯域メモリーのみ、もしくはDDRと組み合わせた使用が選択できます。」とあって、どう見ても下の画像のような使い方が想定されている気がする。

問題はMCDRAMにしても、Sapphire RapidsのHBM2/HBM2Eにしても、レイテンシーそのものはDDR4/5より増えることであろう

　HBM2ではスタック当たり256GB/秒であったが、2018年に追加策定されたHBM2Eなら307GB/秒まで帯域が広げられている。DDR5は当初DDR5-4800止まりとみられるので、これが2chで76.8GB/秒。つまりHBM2Eを使えば帯域が4倍に広がるわけだ。なんというか、「そりゃ消費電力が400W行くよね」という感じの構成になっている。

　ちなみに同時期に投入されると目されるMilan改(Stacked L3 Zen3ベース)の場合、DDR4-3200のサポート止まりの代わりに、パッケージ全体の3次キャッシュは768MBにも達する。しかもレイテンシーそのものはほとんど増えない。さて、どちらの手法が効果的であろうか？