ロードマップでわかる!当世プロセッサー事情 第623回
Lakefieldが生産終了、Sapphire RapidsはPCIe Gen5とCXL 1.1をサポート インテル CPUロードマップ
2021年07月12日 12時00分更新
Sapphire Rapids追加情報
6月29日にインテルはISC 2021(International Supercomputing Conference)に合わせていくつかの発表を行なった。この中でSapphire Rapidsに関する追加情報が開示された。といってもそれほど多くなく、以下の3つが示されただけである。
- (1)Sapphire Rapidsの中にはHBM2を実装したSKUが含まれる
- (2) PCIe Gen5とCXL 1.1をサポート
- (3)Intel AMXを実装
このうち(3)については連載569回で説明した通り。拡張命令というよりは、アクセラレーター制御命令と呼ぶほうが適切な気がする構成であり、ただSapphire RapidsにはXe GPUは搭載されない「と思う」ので、AMX専用アクセラレーターが別途実装される形になる。
ダイ的にはCPUと同一だろうが、CPUパイプラインの外に、ちょうどSunny CoveにおけるGNAのような形で実装されると筆者は予想する。
(2)の話は順当で、それほど驚きはないので良いとして、(1)の話。Sapphire RapidsのHBM2搭載の話は連載586回で下の構成図を紹介したが、割と真面目にこれに近い構成になりそうな気がしてきた。
インテルはこのマルチメモリー構成を、かつてKnight Landingで実装した。この時は6ch DDR4+8ch MCDRAMというこれはこれでお化け構成だったわけだが、Knight LandingはこのMCDRAMを、以下の3つの使い方ができるとしていた。
MCDRAMのモード | ||||||
---|---|---|---|---|---|---|
Cache Mode | DDR4メモリーのキャッシュとして使う | |||||
Flat Mode | MCDRAMもメモリーの一部として扱う | |||||
Hybrid Mode | MCDRAMの一部をキャッシュに割り当て、残りをメモリーの一部として扱う |
DDR4×6chの帯域は115.2GB/秒(DDR4-2400)で容量は最大384GB、MCDRAMは容量こそ16GBながら理論帯域は1280GB/秒(160GB/sec×8)、実性能で言えばTriadというベンチマークを実行したとき、DDR4が90GB/秒そこそこなのに対し、MCDRAMは400GB/秒超で、ほぼ5倍近かったそうだ。効率(理論値との比)を考えると「?」ではあるが、とにかく高速なDRAMとして使えたわけだ。
インテルはSapphire Rapidsで、どうも同じ仕組みを提供しようとしているように見える。日本語のリリースでは「これにより、プロセッサーが利用できるメモリー帯域幅が劇的に拡張され、メモリー帯域幅の影響を受けやすいHPCアプリケーションの性能が大幅に向上します。ユーザーが、ワークロードで使用できるメモリーは、広帯域メモリーのみ、もしくはDDRと組み合わせた使用が選択できます。」とあって、どう見ても下の画像のような使い方が想定されている気がする。
HBM2ではスタック当たり256GB/秒であったが、2018年に追加策定されたHBM2Eなら307GB/秒まで帯域が広げられている。DDR5は当初DDR5-4800止まりとみられるので、これが2chで76.8GB/秒。つまりHBM2Eを使えば帯域が4倍に広がるわけだ。なんというか、「そりゃ消費電力が400W行くよね」という感じの構成になっている。
ちなみに同時期に投入されると目されるMilan改(Stacked L3 Zen3ベース)の場合、DDR4-3200のサポート止まりの代わりに、パッケージ全体の3次キャッシュは768MBにも達する。しかもレイテンシーそのものはほとんど増えない。さて、どちらの手法が効果的であろうか?

この連載の記事
-
第811回
PC
Panther Lakeを2025年後半、Nova Lakeを2026年に投入 インテル CPUロードマップ -
第810回
PC
2nmプロセスのN2がTSMCで今年量産開始 IEDM 2024レポート -
第809回
PC
銅配線をルテニウム配線に変えると抵抗を25%削減できる IEDM 2024レポート -
第808回
PC
酸化ハフニウム(HfO2)でフィンをカバーすると性能が改善、TMD半導体の実現に近づく IEDM 2024レポート -
第807回
PC
Core Ultra 200H/U/Sをあえて組み込み向けに投入するのはあの強敵に対抗するため インテル CPUロードマップ -
第806回
PC
トランジスタ最先端! RibbonFETに最適なゲート長とフィン厚が判明 IEDM 2024レポート -
第805回
PC
1万5000以上のチップレットを数分で構築する新技法SLTは従来比で100倍以上早い! IEDM 2024レポート -
第804回
PC
AI向けシステムの課題は電力とメモリーの膨大な消費量 IEDM 2024レポート -
第803回
PC
トランジスタの当面の目標は電圧を0.3V未満に抑えつつ動作効率を5倍以上に引き上げること IEDM 2024レポート -
第802回
PC
16年間に渡り不可欠な存在であったISA Bus 消え去ったI/F史 -
第801回
PC
光インターコネクトで信号伝送の高速化を狙うインテル Hot Chips 2024で注目を浴びたオモシロCPU - この連載の一覧へ