COMPUTEXではチラ見せに終わったNAVIアーキテクチャーとRadeon RX 5700シリーズであるが、6月10日に開催されたNext Horizon Gamingというイベントでその詳細が明らかにされた。概略は先の笠原一輝氏のレポートに詳しいので、こちらでは内部構造に話を絞って詳細を解説しよう。
スレッドの管理を細分化した
RDNAの内部構造
まずRDNAと呼ばれる新しいNAVIの内部構造を説明する。下の画像がNAVI10全体の構成図である。このレベルで言えば、GCNと大きな違いはない。
では何が違うか? といえばスレッドの管理の仕方である。R600の世代以降、AMDのGPUは基本的に64スレッドをまとめて管理するWave64という仕組みを取っていた。
これに対し、RDMAはこの単位を半減化したWave32を基本とする。これにあわせて、Compute Unitの中身も変化した。
GCN世代では、16-WideのSIMD(Single Instruction Multiple Data)がCU内に4つあり、これが4サイクルかけて4つのWave64を処理する。スループットで言えば1つのWave64あたり1サイクルで処理できるのだが、実際は4サイクル刻みとなっていた。
対してRDNAでは、まずSIMDが32-Wide(内部的には16-Wide×2)構成となり、これが2つのWave32を1サイクルで処理する。
その意味ではスループット的には同じではあるのだが、GCNの場合はそもそも先に書いた通り4サイクルまるまる4つのWave64の処理でロックされる形になっており、また条件分岐などのスカラー処理を行なうスカラーユニットは4サイクルに1回しか動けない(あるWave64がスカラーユニットを使っている間、他のWave64は待機となる)といった弊害があった。
RDNAではこれがすっきりした形になる。ちなみに互換性維持のためにWave64での動作モードも用意されているが、この場合でも構造そのものは変わらず、単にそれぞれの32-WideのSIMDエンジンが2サイクルかけて1つのWave64を処理する、という形になっている。

この連載の記事
-
第819回
PC
次期Core UltraシリーズのPanther Lakeは今年後半に量産開始 インテル CPUロードマップ -
第818回
PC
DDRを併用し低価格・低消費電力を実現したAIプロセッサー「SN40L」 ISSCC 2025詳報 -
第817回
PC
実現困難と思われていたUCIe互換のチップレット間インターコネクトをTSMCとAMDが共同で発表 ISSCC 2025詳報 -
第816回
PC
シリコンインターポーザーを使わない限界の信号速度にチャレンジしたIBMのTelum II ISSCC 2025詳報 -
第815回
デジタル
3次キャッシュがスリムになっていたZen 5、ISSCCで公開された詳報 AMD CPUロードマップ -
第814回
PC
インテルがチップレット接続の標準化を画策、小さなチップレットを多数つなげて性能向上を目指す インテル CPUロードマップ -
第813回
PC
Granite Rapid-DことXeon 6 SoCを12製品発表、HCCとXCCの2種類が存在する インテル CPUロードマップ -
第812回
PC
2倍の帯域をほぼ同等の電力で実現するTSMCのHPC向け次世代SoIC IEDM 2024レポート -
第811回
PC
Panther Lakeを2025年後半、Nova Lakeを2026年に投入 インテル CPUロードマップ -
第810回
PC
2nmプロセスのN2がTSMCで今年量産開始 IEDM 2024レポート -
第809回
PC
銅配線をルテニウム配線に変えると抵抗を25%削減できる IEDM 2024レポート - この連載の一覧へ