ロードマップでわかる！当世プロセッサー事情 第515回

詳細が判明したRDNAの内部構造　AMD GPUロードマップ

キャッシュと帯域を増やすことで
処理の高速化を実現

　次がキャッシュシステムである。新たに1次キャッシュが追加されたほか、帯域の強化やレイテンシーの削除などが主な改良点である。

正確に言えば「従来の1次キャッシュが0次キャッシュとなり、2次キャッシュとの間に新たな1次キャッシュが追加された」ということになる。GCNから見れば1.5次キャッシュが追加された、と言う方が正確かもしれない

　まずキャッシュの説明の前にWGP(Work Group Processor)について定義しておく。先ほどのCUの構成であるが、RDNAでは2つのCUで共有される形でシェーダーの命令キャッシュやScalar Data Cache/Local Data Shareなどが用意される。このCU×2+共有キャッシュの塊がWGPと定義される。

ここでData Cache/Instruction Cacheの容量そのものはGCNと同じである。つまり、これに関して言えばGCN世代からむしろ半減したという見方もできる

　これを念頭に、1次キャッシュの構成を示したのが下の画像である。1次キャッシュには5つのWGP(＝10CU)と、RB(Render Backend)が直接接続されることになっている。

1次キャッシュの構成。この図ではRBと1次キャッシュの間の帯域が明示されていないが、当然256Bytes/サイクルより高速と思われる

　実は1次キャッシュの目的は、このRBをフルに生かすための工夫ともいえる。レンダーバックエンドは描画処理の最終段階の作業を担うもので、複数のスレッドをブン回して得られた最終的な描画データを、フレームバッファにピクセル単位で出力する作業を担うことになる。

　普通であれば、RBはそのまま2次キャッシュ経由でメモリーに書き出すのが効率が良いわけだが、あえてここに1次キャッシュを挟んだ理由は、Deferred Rendering(遅延レンダリング)の技法が多用されるようになってきたことに起因する。

　たとえばLightingを例に取れば、従来型のレンダリング(Forward Rendering)ではオブジェクトに対してLightingの計算を行ない、その結果をラスタライズして出力を得るのに対し、Deferred Renderingでは先にラスタライズを済ませてしまい、その後でラスタライズしたデータに対して必要な箇所だけLightingを施す、という手順になる。

　この方式はシェーダーの負荷が軽くなるというメリットがある半面、いったんメモリーに書き出したデータを読み出して処理し、改めて書き戻すことになるので、メモリー帯域に大きな負荷がかかる。

　GCNの場合はいったんラスタライズされたデータが2次キャッシュに格納され、RBは2次キャッシュから読み出して処理し、2次キャッシュに書き戻しをし……、という形で煩雑に2次キャッシュアクセスが発生していたが、メモリーより高速とは言え2次キャッシュもそれほど高速ではない。

　そこでRDNAではWGP/RBと2次キャッシュの間に1次キャッシュを挟み、RBは1次キャッシュとの間で読み出し/書き戻しを行わせることで処理の高速化を実現した形になる。

　それだけでなく、1次キャッシュは0次キャッシュとも広帯域で接続することで、LDS(Local Data Share)の帯域を従来比2倍に増やしたとしており、RB関連以外の処理の高速化にも貢献している。

1次キャッシュはRB関連以外の処理の高速化にも貢献する。帯域増加だけでなくレイテンシーの短縮も同時に実現しているとする

　また、RB⇔1次キャッシュ⇔2次キャッシュ⇔メモリーのデータ転送に関してはデータ圧縮をかけており、これにより効率的に帯域を利用できるとする。

データ圧縮技法そのものは以前から搭載されているし、Radeonが唯一というわけでもない。ごく一般的としても良い。ただ従来よりも適用範囲を広げるとともに、効率を改善したとする