40bitもの巨大な仮想アドレスを保有
ただしなぜ40bitにしたのか謎
ROMPの仮想記憶は、物理的なメモリーは最大16MBまで対応ながら、仮想アドレスは40bitという結構巨大なサイズである。ただしこれ、12bit(0~4095)のセグメントに分かれた28bit(256MB)のメモリーエリア、というややおもしろい構成である。
画像の出典は、Internet Archives保有のBYTE Magazine Volume 11, Number 11の“Inside the IBM PCs”という特集号
ページサイズは2KBで、12bitのセグメントIDと17bitのページナンバー、11bitのページ内オフセットという形になる。まだこの当時、この40bitをフルに利用できるOSは存在していないが、それに向けて32bitの仮想記憶マシンとして使うことももちろん可能だった。
ただ逆に言えば、なぜ40bitの構成にしたのかの説明がついぞ見つからなかった。強いて 言えば、IBM System Journalの中に“ROMP is a good architectural base for future growth”(ROMPは将来の発展のベースとなる良いアーキテクチャーである)という文言があるあたり、この当時はROMPをベースに製品を展開していくつもりだったのかもしれないが、発展する前にROMPそのものの寿命が尽きたあたりが皮肉ではある。
最終的にROMPは1981年、2チップ構成で完成した。プロセッサー本体は4万5000トランジスタでダイサイズは58.52mm2、MMUが6万1500トランジスタでダイサイズは81.36mm2である。
先に書いた通り、どちらもIBMの2μm NMOSプロセスで製造されている。ソフトウェアとしては、こちらもまずPL.8が移植され、次いでこれを利用してさまざまな言語が移植されることになった。先ほどの4.3MIPSやIBM 801の15.1MIPSという数字は、いずれもPL.8を利用した場合の数字である。
画像の出典は、Wikipedia
本記事はアフィリエイトプログラムによる収益を得ている場合があります

この連載の記事
-
第894回
PC
AMD「Ryzen AI Embedded X100」のリアルタイムAI制御が、Jetsonの弱点であるCPU性能を突く -
第893回
PC
インテル製GPU「Crescent Island」の正体、容量480GBメモリーでエージェント型AIとKVキャッシュ問題に挑む -
第892回
PC
Hot Chipsで明かされた「Wildcat Lake」の全貌 Foverosを捨てMCPを選んだインテルの舞台裏 -
第891回
PC
謎多き次世代Xeon「Diamond Rapids」を解剖、3D Meshの進化と新命令セットAPXがもたらす変革 -
第890回
PC
Samsung「SF2P」の全貌! GAA最大の弱点であるPMOS性能低下を克服し、TSMC追撃へ準備万端 -
第889回
PC
なぜ巨大チップは歪んで壊れるのか? SK HynixのHBM4「MR-MUF」とTSMCのCoWoS-Lを襲う熱膨張の罠 -
第888回
PC
NVIDIA Rubin Ultra開発中止の真相! 180層CoWoS-Lの歪曲トラブルと、急造ラックNVL576に透ける苦肉の策 -
第887回
PC
AIなしではもはや限界 TSMCが明かすメモリー開発にAIが不可欠となった現実 -
第886回
PC
CFETの足を引っ張るPMOSを救え! imecが提案する新絶縁層と、あえて精度を緩める「Notch Alignment」の妙手 -
第885回
PC
TSMCも次世代「CFET」の全貌を披露! Forksheetスキップの背景と、世界最小6T SRAM実証で見えた2030年への布石 -
第884回
PC
Samsungが次世代CFETの試作に成功! IBMの10万ドル方式に対抗する、量産重視な「一括形成プロセス」のリアリティ - この連載の一覧へ













