今回のスーパーコンピューターの系譜は、Convex ComputerのCシリーズを解説しよう。

Convex C4600
前回のCydra 5の目的は「手頃な価格で入手できる高機能なコンピューター」である。
1980年代前半というのは、数値演算を利用してさまざまな科学技術計算が行なわれ始めた時期にあたる。この分野におけるCRAYの貢献は間違いなく大きく、これまではできなかったような計算ができるようになったことで、急速に需要を喚起した功績は大きい。
その一方で、CRAYは性能も高かったが価格も高かった。CRAY-1の1号機が納入された価格は連載275回で紹介した通り790万ドルで、さらにストレージが100万ドルである。
1980年代といえば、そろそろCRAY X-MPが市場投入されていた時期だが、CRAY X-MPの価格は構成によってかなり変化するとは言え、絶対的に高価格帯である。 例えば1986年における、SCDへのX-MP/48の納入価格は本体だけで1460万ドル(関連リンク)。1985年におけるベル研究所へのX-MP/24の納入価格は本体だけで1050万ドルとされていた。
これをポンと支払える所は必ずしも多くないわけで、結果として「もう少し性能が低くてもいいから安いマシンを」というニーズが急速に高まっていた時期でもある。
Cydra 5はまさしくこうした市場に向けた製品だったわけだが、そこを狙っていたのはCydromeだけではなかった。ということで今回紹介するのは、やはりこの「CRAYのやや下」の市場を狙ったConvex Computerである。
「CRAYのやや下」の市場を狙った
Convex C1シリーズ
当初はParsecという社名で1982年に創業したが、製品出荷前にConvex Computerと名称を改めている。本社はテキサス州リチャードソンに置かれたが、同じテキサス州でもコンピューター企業が後に集中したオースティンからは300Kmほど離れた場所で、やや珍しい。
創業メンバーはBob Paluck氏とSteve Wallach氏で、Paluck氏がCEO、Wallach氏がCTOの役職を担った。
さて、Cydra 5は低価格でかつ高性能を実現するためにハードウェアアーキテクチャーの側を工夫したわけだが、これに比べるとConvexのアーキテクチャーはそれほど凝ってない。Convexの最初の製品であるCの基本的なアーキテクチャーはCRAYと同様のベクトルである。
下の画像は、最初の製品であるC1xxシリーズに利用されたC1コアの概略であるが、基本は32bitの仮想アドレスをサポートした、ごく一般的なプロセッサー構成である。
※画像の出典は、"THE CONVEX C240 ARCHITECTURE"。
スカラー演算ユニットは整数演算、アドレス生成、ロードストア、浮動小数点の加算、乗算、除算/平方根と合計6つのパイプラインが別々に用意される。
これとは別にロードストア、加算、乗除/平方根という3つのベクトルパイプラインが用意されており、演算のメインとなるのはこちらである。
このC1コアをベースとした最初の製品であるConvex C120がリリースされたのは1985年のことである。
ちなみに回路はCMOSベースで動作周波数は10MHzとなっており、演算性能は単精度で40MFLOPS、倍精度で20MFLOPSでしかない。
CRAY-1と比べてもかなり低い(CRAY-1は80MHz動作だった)性能ではあるが、CRAY-1と比較すると、例えばVector Registerの数が倍(CRAY-1は64bit×64個のVector Registerが8群だったが、C1は64bit×128個のVector Registerが8群)、メモリーが最大1GB搭載できる(CRAY-1は16MB、CRAY-1Sでも32MBだった)など、性能を落とさない工夫がいろいろ施されており、実効性能で言うとおおむねCRAY-1の5分の1程度、という評価であった。
→次のページヘ続く (高速化しつつ安価に抑えたConvex C2シリーズ)

この連載の記事
-
第812回
PC
2倍の帯域をほぼ同等の電力で実現するTSMCのHPC向け次世代SoIC IEDM 2024レポート -
第811回
PC
Panther Lakeを2025年後半、Nova Lakeを2026年に投入 インテル CPUロードマップ -
第810回
PC
2nmプロセスのN2がTSMCで今年量産開始 IEDM 2024レポート -
第809回
PC
銅配線をルテニウム配線に変えると抵抗を25%削減できる IEDM 2024レポート -
第808回
PC
酸化ハフニウム(HfO2)でフィンをカバーすると性能が改善、TMD半導体の実現に近づく IEDM 2024レポート -
第807回
PC
Core Ultra 200H/U/Sをあえて組み込み向けに投入するのはあの強敵に対抗するため インテル CPUロードマップ -
第806回
PC
トランジスタ最先端! RibbonFETに最適なゲート長とフィン厚が判明 IEDM 2024レポート -
第805回
PC
1万5000以上のチップレットを数分で構築する新技法SLTは従来比で100倍以上早い! IEDM 2024レポート -
第804回
PC
AI向けシステムの課題は電力とメモリーの膨大な消費量 IEDM 2024レポート -
第803回
PC
トランジスタの当面の目標は電圧を0.3V未満に抑えつつ動作効率を5倍以上に引き上げること IEDM 2024レポート -
第802回
PC
16年間に渡り不可欠な存在であったISA Bus 消え去ったI/F史 - この連載の一覧へ