このページの本文へ

ロードマップでわかる!当世プロセッサー事情 第186回

CPU黒歴史 対Opteronで登板も半年で2軍落ちしたPaxville

2013年01月21日 12時00分更新

文● 大原雄介(http://www.yusuke-ohara.com/

  • この記事をはてなブックマークに追加
  • 本文印刷

2コア1パッケージのSmithfieldでは
E8500の意味がなくなる?

 ここまでは力技で何とかできたのだが、SmithfieldのXeon MP展開ではつまづくことになった。Smithfieldは図3のように、2つのPrescottのFSBをパッケージ上の配線で結合するタイプのデュアルコアCPUである。インテルのロードマップでは、Prescottのデュアルコア化はバックアッププランで、本来は「Tejas」が投入される予定だった。

図3 Smithfieldの内部構成。2つのPrescottから出たFSBをパッケージ内でまとめている

 だが、Tejasは連載118回で説明したように自滅。一方でAMDは、Athlon 64のデュアルコア製品として、Athlon 64 X2やデュアルコアOpteronの準備を着々と進めていた。インテルにはなんらかの対抗策が必要であり、Smithfieldは「Core 2」シリーズが出るまでは、劣勢ながらなんとかAthlon 64 X2に対抗できた。

 このSmithfieldをXeon MPに持ち込んだ場合どうなるか? それが図4の構造である。せっかくFSBを2本に増やしたにも関わらず、それぞれのFSBに4つずつCPUコアがぶら下がることになってしまい、667MHz駆動が不可能になってしまった。これでは何のためにE8500をわざわざ投入したのかわからない。

図4 Smithfieldで4プロセッサー構成を作った場合の構造。1つのFSBに4つのPrescottがぶら下がる

 だからといって、Xeon MP系列にデュアルコアCPUを投入しないままでは、AMDのデュアルコアOpteronに後れを取ることは必至である。なにがなんでも、Xeon MP向けのデュアルコアCPUを投入しなければならない。

半年強でハイエンドから
滑り落ちたPaxville

図1 Intel E8500を使用したシステムの構成例

 前置きが長くなったが、Xeon MP向けのデュアルコアCPUを投入するために開発されたのが、今回のネタであるPaxvilleである。開発開始時期はおそらく、Tejasがキャンセルになった直後、2004年の第2四半期であろう。Tejasは単にデスクトップだけでなく、Xeon向けの展開も考えられていたから、これがキャンセルになったら代替製品が絶対に必要だ。Tejasの目的は、前掲の図1構成で利用できるデュアルコアCPUを、Prescottベースで開発することである。結果として、構成は必然的に決まってくる。

図5 Prescott~Smithfield~Paxvilleの構造

 図5はPrescottとSmithfield、Paxvilleの構造をまとめたものだ。「BIU」とはBus Interface Unitの略で、ここからFSBが出てくる。PaxvilleはCPUコアと2次キャッシュはそれぞれ個別だが、BIUは2つのコアをまとめて共有している。これにより、図1の構成でも667MHz FSBで駆動できるデュアルコアCPUが構成できる。

 理屈は簡単であるが、CPUコア/2次キャッシュはともかく、BIUに関しては完全に新規作成となる。おまけにサーバー向けプロセッサーの検証は、デスクトップ向けよりもはるかに時間を食う。登場まで1年以上かかるのは致し方ないところだ。先に「設計チームが大忙し」という話をしたが、あれらに加えてPaxville向けにBIUの新設計も行なっていたのだから、Core 2の開発が完全にイスラエル任せだったのも無理のない話である。

 こうしてPaxvilleは、まず2005年10月にXeon DP向けの「Xeon 2.8GHz」としてリリース。2005年12月にはXeon MP向けの「Xeon 7020/7030/7040/7041」としてリリースされた。

カテゴリートップへ

この連載の記事

注目ニュース

ASCII倶楽部

最新記事

プレミアムPC試用レポート

ピックアップ

ASCII.jp RSS2.0 配信中

ASCII.jpメール デジタルMac/iPodマガジン