IDF2009 San Franciscoレポート Vol.1

IDFで32nm世代のCPU「Westmere」の実像が明らかに

　米インテル社が主催する開発者向け国際会議「Intel Developer Forum San Francisco 2009」(以下IDF2009)が22日に開幕した。IDF2009では、開発者に向けて新しいCPUの機能やチップセットなど、インテル製品に関するさまざまな情報が公開される。今回は22日の基調講演から、CPUのロードマップに関する話題を整理してみた。

2009年～2010年のデスクトップ＆モバイルのクライアントCPUロードマップ

2010年の新アーキテクチャー
Sandy Bridgeの情報が公開

　現在インテルは「チックタック戦略」(Tick Tock model)という名称で、2年ごとに「CPUの製造プロセス」と「CPUのアーキテクチャー」を更新している。例えば2008年は、Core i7(Nehalemアーキテクチャー)を発売し、CPUアーキテクチャーの刷新の年となった。2009年は製造プロセスの更新年にあたり、Core i7の45nmプロセスから、32nmプロセス世代に移行する。そして2010年には、またCPUアーキテクチャーが更新されて……という繰り返しだ。

インテルのチックタック戦略では、2009年は製造プロセス更新の年で、2010年がアーキテクチャー更新の年となる

Nehalem世代とWestmere世代のCPUラインナップ

　その32nmプロセス世代のCPUでは、Nehalemアーキテクチャーもいくつかの機能が追加・変更されて、新しく「Westmere」世代に更新される。さらに2010年には、CPUアーキテクチャーが大規模に更新されて、「Sandy Bridge」アーキテクチャーに移行する。

　Sandy BridgeではWestmereをベースに、MMX関連の命令セットを一新して、「AVX」(Advanced Vector Extension)という新しい命令セットを導入する。AVXでは、AMDやNVIDIAが取り組んでいる「GPGPU」と同じような機能を、Sandy BridgeアーキテクチャーのCPUでも対応できるように考えられている。

2010年後半にリリース予定のSandy Bridgeによるデモ。Sandy Bridgeでは、CPUとグラフィックコアが統合される。メモリーはデュアルチャンネルDDR3

　ただし、Sandy Bridgeで追加されるAVXは、GPUのようにグラフィック表示に利用するのではなく、CPUの内部に並列演算ユニットを追加したものだ。このためSandy Bridgeは、CPUとGPUの機能をあわせ持ったものではない。

新マルチメディア命令「AVX」には
Larrabeeの命令を取り込む？

　インテルでは、AMDやNVIDIAのGPGPUに対抗するGPUとして、「Larrabee」の開発が進んでいる。LarrabeeはGPUのシェーダユニットとIAコア(インテルのCPUコア)を組み合わせたものだ。当初は汎用的な並列演算ユニットとして計画されていたが、現在はGPUとしてリリースされることが決定されている。

　Sandy BridgeのAVXには、一時「Larrabeeの命令セットが利用されるのでは」という話もあったが、最終的にAVXとLarrabeeは異なる命令セットになると言われていた。しかし今回のIDFによると、一部Larrabeeの命令セットをAVXに取り込む作業が進んでいるようだ。

　そして2011年には、Sandy Bridgeをベースとした22nmプロセス世代のCPUへと移行する。22nmプロセスCPUのアーキテクチャー名は、まだ明らかにされてはいない。しかし、22nmプロセスの開発が順調に進んでいることを示すように、今回のIDFでは22nmプロセスで作成したSRAMのウェハーが公開された。

試作された22nmプロセスのウェハを持つポール・オッテリーニ社長

　22nmプロセスは、まだCPUのような複雑なロジックチップを作るまでにはいたっていないが、シンプルなSRAMを製造できる程度までは開発が進んでいるということになる。22nmプロセスで試作されたSRAMは、1チップあたり364Mbit(45.5MB)の容量を持ち、290億トランジスターで構成されている。