このページの本文へ

日立と米MIT、0.1Vで動作するCMOS集積回路を試作

2002年02月05日 00時00分更新

文● 編集部

  • この記事をはてなブックマークに追加
  • 本文印刷

(株)日立製作所の中央研究所とマサチューセッツ工科大学(MIT)は5日、モバイル機器などに用いられるシステムLSIの超低電力回路技術を共同開発したと発表した。これは日立の“基板バイアス制御技術”とMITの“電源電圧制御技術”を統合して開発したもの。

基板バイアスにかける電流の方向を順方向にすることで単独制御を超える低電力動作を示す条件があることから、それを基に、集積回路の動作周波数に対して消費電力が最小値となる電源電圧と基板バイアスの組み合せを求め、電源電圧と基板バイアスを統合的に制御する超低電力技術を開発したという。

開発した技術をゲート長が0.14μmのMOSデバイスによる16bit積和演算器に適用したところ、電源電圧制御技術だけの場合に比べて30%の低電力化が図られたという。また、積和演算器で0.175V、積和演算器規模のリングオシレーターでは、室温で動作するCMOS回路の理論限界と言われる0.1Vでの低電圧動作が確認できたとしている。

カテゴリートップへ

注目ニュース

ASCII倶楽部

最新記事

プレミアムPC試用レポート

ピックアップ

ASCII.jp RSS2.0 配信中

ASCII.jpメール デジタルMac/iPodマガジン