ロードマップでわかる！当世プロセッサー事情 第889回

なぜ巨大チップは歪んで壊れるのか？ SK HynixのHBM4「MR-MUF」とTSMCのCoWoS-Lを襲う熱膨張の罠

熱膨張（CTE）ミスマッチの脅威
シリコン基板より有機基板で歪みが39%増大する理由

　次はそのHBMを搭載するパッケージの方である。現状はSilicon Interposer(CoWoS-S)やAdvanced Substrate(CoWoS-R)、Silicon Bridge(CoWoS-L/EMIB)がある。

CoWoS-SとCoWoS-Rは見かけというかこのレベルの構造では差がなく、違いはインターポーザーがシリコンのみで構成されるか、有機材料を使うかである

　それぞれの接続方法におけるHBMのBaseダイとDRAMダイのストレスが下の画像である。

左の図を見ると、Advanced Substrateが一番歪が大きい(色が赤い)ことが示されている

　少し意外だがAdvanced Substrate、つまり有機材料を利用したインターポーザーが一番ストレスが大きくなっており、Silicon Bridgeは逆にストレスがかなり少ない結果になっている。この大きな理由として論文で指摘されているのはCTE(Coefficient of Thermal Expansion:熱膨張係数)のミスマッチである。

　ダイは基本的にシリコンで製造されているから、Silicon InterposerやSilicon Bridgeの場合のCTEはほぼ同等であり、なので発熱によって膨張する場合、Interposer/Bridgeも同じように膨張することになり、接続部に歪みが掛かったりはしない。

　ところが有機材料だとCTEが異なるため、動作中あるいは信頼性サイクル試験の最中などに、発熱による膨張に起因する機械的相互作用応力を発生させる可能性がある点だ。Silicon Interposerと比較して35～39%も歪みが大きくなるわけで、このままにするとRubin Ultraの二の舞である。

　同じシリコン同士だから歪みが発生しない、ということは当然あり得ない。ダイの中は100%Siliconというわけではなく、銅配線やらAl配線やらに加えてトランジスタ周辺とかM0～M3の配線などは当然全部異なるCTEを持つから、かなり複雑なものになる。これはインターポーザー側も同じで、シリコンベースの絶縁体の中に配線層やら貫通層やらが設けられており、全体としてのCTEはかなり複雑なものになるだろう。

　ただ、その歪み方というか反りの出方という意味では、インターポーザーの方式とはあまり関係がないという結果になっており、つまり反りの原因はインターポーザーの材料の違いに起因するものだと判断できるとする。

これはBaseダイの中心部を裏側から見た図である。中心部は反るが、周辺はそうでもない形で、これはインターポーザーの方式でほぼ差がないことが右のグラフで示されている

超低誘電率材料が引き起こす新たな接続リスク

　最後がELK(Extreme Low-K:超低誘電率)材料の利用の影響のシミュレーションである。HBM4ではBaseダイにELK BEOL層が採用されている。これは従来の銅ないしアルミ配線とは異なる特性を持つわけで、これによる応力(ELK Stress)をシミュレーションしたものである。

　結果から言うと、まずELK StressはSilicon Bridgeで1.3倍、Advanced Substrateで2.5倍にも達し、またCTEのミスマッチの方もSilicon Bridgeで2.3倍、Advanced Substrateでは2.7倍に達した。

　これだけ違うと当然接続の不具合が起きやすいのは当然であり、論文ではHBM4そのものの製造は問題なく成功しているが、これをパッケージングするにあたっては、このELK Stress軽減やCTEミスマッチ対策のための最適化、あるいは適切な材料の選定が必要である、としている。

要するにBaseダイの配線層の材料にELK材料を使うことで消費電力を減らそう、というわけだ。こういう書き方をしているあたり、SK HynixのHBM4もBaseダイにELK材料を使用しているものと思われる