ロードマップでわかる!当世プロセッサー事情 第851回
Instinct MI400/MI500登場でAI/HPC向けGPUはどう変わる? CoWoS-L採用の詳細も判明 AMD GPUロードマップ
2025年11月24日 12時00分更新
MI450のライバルはNVIDIAのVera Rubin
MI450を搭載したHeliosを、NVIDIAの次期GPUであるVera RubinベースのNVL144と比較したのが下の画像だ。MI350XはNVIDIAのBlackwell、MI355XはBlackwell Ultra対抗であり、MI450はRubin対抗という位置づけになっていることがよくわかる。
このMI450、10月6日にはOpenAIとの6GW分のシステム契約を発表しており、最初の1GW分がこのMI450ベースのシステムになる。残りは状況に応じてMI450ないしMI500になるのだろう。そのほか、10月14日にはOracleにMI450ベースのシステムを5万枚納入する発表があるなど、初速もそれなりに順調である。ところで、これと同じ時期に以下の大きな発表を2つ行なっているのだが、ここに採用されているのはMI430Xだとしている。
- 10月27日、DiscoveryとLuxという2つのスーパーコンピューターをオークリッジ国立研究所に納入する契約をDOE(米エネルギー省)との間で締結
- 11月18日、Alice Recoqueというスーパーコンピューターをフランスに納入する契約を発表
このMI430Xは「ソブリンAIおよびHPC向け」という位置づけで、MI455Xとなにが異なるのか、下の画像ではよくわからない。
ただ注目すべきは"Hardware-Based FP64"という文言である。以前連載829回でも触れたが、MI350世代はMI300世代と比較してFP64の性能が半減している。MI300Xの性能一覧表を見ていただくとわかるが、MI300XはVector FP64で81.7TFLOPS、Matrix FP64で163.4TFLOPSなのに、MI355XはVector FP64で78.6TFLOPS、Matrix FP64でも78.6TFLOPSでしかない。
VectorはともかくMatrixでの性能低下が著しいわけで、HPC向けの用途であればMI355Xを使うよりMI300Xの方が性能が出るという状況だった。AMDから明確な説明はないが、Vectorはそもそも性能を強化していないので動作周波数に比例して性能が下がる一方、Matrixは新データ型のサポート(FP6/FP4)にあわせてFP64のエンジンを半減させて、エリア効率を高めたのだろう。
しかし、MI430XはHPC、つまり科学技術計算およびソブリンAI向けということで、FP64のニーズが高い。これに向けて、MI455Xと異なる構成になっているのではないかと筆者は予測している。つまりMI455XとMI430Xでは、SIoDは同じだが、その上に載るGCDが例えばGCD-AIとGCD-HPCの2種類が用意されており、GCD-AIはMI350の路線を汲むAI特化型(なので、FP64のサポートはバッサリ落とされている可能性すらある)、GCD-HPCはFP64のサポートを強化したマルチロール型(なのでピークのAI性能はGCD-AIにおよばない)という感じになっているのではないか、と想像している。
もう一つ別の案としては、GCDとは別にFP64専用のアクセラレーターダイ(FCD:FP64 Compute Die)が別に用意されているというものだ。この場合MI455XはGCDのみだがMI430XはGCD+FCDのコンビネーションという可能性も技術的には可能だろうが、実現可能性は低いように思われる。このあたりは、来年以降になにかしら公開されるかもしれない(今年中は望みが薄いだろう)。
最後がMI500シリーズの話だが、こちらはMI450にもまして大幅な性能向上がある、としている。
ただそろそろデータ型の節約による性能強化は頭打ちなので、演算器の数を強化するくらいしか方法はない。まさかFP2というわけにもいかないし、そのくらいならInt 1/Int 2を使ってバイナリーネットワーク専用にした方がいっそ潔い。
だが、どんな方法でこれを実現するつもりなのかは現時点では不明だ。このMI500はNVIDIAで言えばRubin Ultraと競合する形だが、Rubin Ultraは4ダイ構成(RubinはBlackwell同様2ダイ)でRubinの倍の性能という話になっている。さてMI500はどうするのだろうか?
本記事はアフィリエイトプログラムによる収益を得ている場合があります

この連載の記事
-
第886回
PC
CFETの足を引っ張るPMOSを救え! imecが提案する新絶縁層と、あえて精度を緩める「Notch Alignment」の妙手 -
第885回
PC
TSMCも次世代「CFET」の全貌を披露! Forksheetスキップの背景と、世界最小6T SRAM実証で見えた2030年への布石 -
第884回
PC
Samsungが次世代CFETの試作に成功! IBMの10万ドル方式に対抗する、量産重視な「一括形成プロセス」のリアリティ -
第883回
PC
TSMCのA16プロセスの詳細が判明! 性能向上の主因はトランジスタではなく裏面電源供給(SPR)にあり? -
第882回
PC
IBMが0.7nmチップの製造に成功! 変態的CFET構造NanoStackの凄みと、あまりに高すぎる製造コストの壁 -
第881回
PC
同一周波数で消費電力18%削減! 進化した「Intel 18A-P」はどこが変わったのか? -
第880回
PC
次世代NVLinkの布石か? TSMCの光電融合技術「COUPE」がもたらすAIサーバーの光接続 -
第879回
PC
なぜAIには「光」が必要なのか? NVIDIAが解説するスケールアップネットワークの低遅延・省電力化戦略 -
第878回
PC
もはや銅配線は限界? 3200Gイーサネット実現に立ちはだかる200GT/秒の壁 -
第877回
PC
「不良品ゼロ」と「水冷NG」の狭間で。ルネサスが明かした車載チップレットSoCのリアル -
第876回
PC
このままではメモリーが燃える! HBM4/5世代に向けた電力供給の限界と、Samsungが示すパッケージ協調設計の解 - この連載の一覧へ














