量子誤り訂正の実証実験を本格化、6月には企業や研究機関も利用可能に

“1000量子ビット”機も間もなく　富士通・理研の256量子ビット量子コンピュータが稼働

　富士通と理化学研究所（理研）は、2025年4月22日、256量子ビットの超伝導量子コンピューターの稼働開始を発表した。外部に提供されている量子コンピューターとしては世界最大級だという。

　この256量子ビット機は、両者が共同で設立した「理研RQC-富士通連携センター（以下、連携センター）」が開発したもので、2023年10月に公開した国産第2号機（64量子ビット機）の技術をベースとしている。量子ビット数を4倍に増強したことで、大規模なエラー訂正アルゴリズムの実証実験に取り組めるようになる。

　さらに、富士通のハイブリッド量子コンピューティングプラットフォーム「Fujitsu Hybrid Quantum Computing Platform」を通じて、2025年6月までに企業や研究機関にも提供を開始する予定だ。

　理化学研究所の理事である川﨑雅司氏は、「さまざまな技術的な課題を克服して、量子ビット数を大幅に拡充し、計算能力を拡大した。富士通との深く、強固な連携によるもの」と説明。「連携センターの取り組みを通じて、量子コンピューターの利活用が加速していくことに期待している」と語った。

理化学研究所 理事 川﨑雅司氏

量子コンピューターの実用化を目指す「理研RQC-富士通連携センター」

　今回、256量子ビット機を開発した連携センターは、2021年に富士通と理研が共同で設立した組織で、理研内で量子コンピューターを研究する20チームのひとつになる。「量子コンピューターの実用化に向けた基盤技術の確立」をミッションに、20名以上の富士通メンバーが常駐して、“同じ釜の飯を食う”体制で研究に打ち込んできたという。

　連携センターについて、理研の量子コンピュータ研究センター センター長である中村泰信氏は、「ハードウェア面では、1000量子ビット級を可能にする技術の確立を進め、実際の実機を作り上げる。さらに、その先のアプリケーションレイヤーの開発にまで取り組んできた」と説明する。

理化学研究所 量子コンピュータ研究センター センター長 中村泰信氏

　連携センターでは、2023年10月、理研が同年公開した国産初の量子コンピューターを基に、国産2号機である64量子ビットの超伝導量子コンピューターを開発。この国産2号機で培った開発技術が、今回の256量子ビット機につながっている。

超伝導量子コンピューター実機公開の歩み

　なお、連携センターの活動は、2025年3月末で第一期が終了し、期間を4年間延長して2025年4月から第2期を開始している。その第1期の目標として掲げられていたのが、256量子ビット機の稼働である。

64量子ビット機の冷凍機で4倍の実装密度を実現

　副連携センター長も務める富士通研究所 フェロー 兼 量子研究所長である佐藤信太郎氏は、「256量子ビット機の開発は、連携センター設立当初からのターゲット。64量子ビット機の開発で道筋はできていたが、それでも課題があった」と振り返る。

富士通 富士通研究所 フェロー 兼 量子研究所長 佐藤信太郎氏

　まず、量子ビットチップにおいては、64量子ビット機の段階から拡張性の高い「3次元接続構造」を採用していたことで、設計やレイアウトを変更をせずに、量子ビット数を容易に大規模化できたという。

左が256量子ビット機、右が64量子ビット機のチップ

　問題となったのは、64量子ビット機の時点でも最大サイズだった希釈冷凍機の能力で、256量子ビットでの4倍の高密度実装が可能かという点だった。超伝導方式の量子コンピューターは、極低温状態を保つ必要があり、そのための希釈冷凍機も内部の体積が限定されていた。

　そこで、熱収支（発熱量と冷却能力のバランス）のシミュレーションを実施。冷凍機内で、ボトルネックになっている箇所を特定した。熱源となる増幅器を選定し直し、冷却効率を改善する新構造を設計することで、該当箇所の熱収支を4割削減している。

大規模化に向けた熱設計技術

　その他にも、チップのサイズが4倍になり、配線の数も増える中で、チップを入れるパッケージもコンパクト化。これらの新技術や工夫によって、64量子ビット機と同じ希釈冷凍機を使用しながら、4倍の実装密度を実現している。

すべての部品を詰めて冷却できるよう慎重に設計された

　もうひとつ解決が必要となったのが、チップサイズの増大に伴い、量子ビットの「特性バラツキ」が大きくなる問題だ。「『ジョセフソン接合（超伝導量子ビットに使われるナノレベルの微細なデバイス））』の酸化膜の厚みや状態が量子ビットの特性に影響をおよぼす。製造時のばらつきが大きくなることで、量子ビットの周波数もばらつき、結果、使い物にならなくなってしまう」と佐藤氏。

　そこで、レーザー照射によって、ジョセフソン接続の酸化状態を微調整して、バラツキを抑える技術を開発。さらに特性の変化が起きていかないよう、64量子ビット機と比べて処理速度を3分の1にまで短縮したという。

量子ビットの特性バラツキを改善する技術

　これらの取り組みの結果、外部に提供されている量子コンピューターとしては世界最大級となる256量子ビット機の開発に至った。

　今後は、顧客と共に、材料開発や創薬、金融領域の量子アプリケーションの開拓を推進していく。さらに、ひとつの量子チップを複数のユーザーが同時に使えるようにする仕組みなど、増強した量子コンピューターの性能を最大限発揮できるようなソフトウェア技術も開発していくという。

Fujitsu Hybrid Quantum Computing Platform

　また、256量子ビット機の開発は、大規模な量子エラー訂正の実験に取り組むためでもある。米Googleが論文を発表した、論理量子ビット実装の検証も可能になるという。佐藤氏は、「エラーが訂正されてない状態だと、量子ビット数を増やしても有用な計算ができない。量子ビットを増やせば増やすほど、エラーの影響は大きくなる」と説明した。

今後検討していく量子エラー訂正実験