ロードマップでわかる！当世プロセッサー事情 第652回

ついにPGAからLGAに変更されるZen 4 Ryzen　AMD CPUロードマップ

　前回はZen 3/Zen 3+ベースの2製品を説明したので、今回はZen 4ベースの話である。といってもKTU氏のレポートでもわかるように、実はあまり情報がない。現状で言えば、以下がAMDからの公式な情報である。

• 新Ryzenは7000シリーズの型番になる。製造プロセスは5nm。
• 新ヒートスプレッダは開口部の多い独自方式。
• パッケージはついにPGAからLGAに変更、Pad数は1718になり、DDR5/PCIe Gen5に対応。CPUクーラーの形状はSocket AM4と共通。
• 出荷は今年後半で、CPUとプラットフォームが同時提供。

RembrandtがRyzen 6000シリーズ、RaphaelことZen 4 RyzenがRyzen 7000シリーズになったわけだが、さてRebmbradt後継となるPhoenix(Zen 4ベースのGPU統合モノシリック)はRyzen 7000シリーズなのか、Ryzen 8000シリーズなのか、どっちなのだろう？

サンプルを示すLisa Su CEO

インテルのLGA1700は大きく4つのブロックからなり、それぞれピンの向きが違う方式だったが、見る限りLGA1718は2ブロックに分かれるらしい

CPUとプラットフォームは、当然だが同時に出てこないと困る

※お詫びと訂正：記事初出時、「パッケージはBGAからLGAに変更」とありましたが正しくは「パッケージはPGAからLGAに変更」になります。記事を訂正してお詫びします。

Socket AM4とAM5でヒートシンクは共通
ヒートスプレッダの大きさはほぼ変わらない

　ではここから深堀りしていきたい。まずヒートシンクについて。下の画像は、Ryzen 7 5800X3DとZen 4 Ryzenの両方が掲載されたスライドから抜粋して、縮尺を調整したうえでいろいろ細工したものだ。

Ryzen 7 5800X3DとZen 4 Ryzenを並べたもの。右側のZen 4 Ryzenは、もう一列内側にパスコンが並ぶ可能性がわずかにあるが、配置を見る限り3列で終わりそうだ

　そもそもSocket AM4とAM5でヒートシンクが共通、ということはパッケージのサイズは大きくは変わらないものと考えられる。Socket AM4の場合、ピンは39×39列で1521ピン分実装可能だが、中央に余白があるので1331ピンとなっている。

　ただピンよりLGAのPadの方が実装密度を上げられるし、実際インテルもLGA1700をほぼ同じ大きさで実装している（多少縦長だが）。実際にはAM5の方が微妙にパッケージは大きくなる可能性があるが、その場合でも同じヒートシンクを使えるという時点でヒートスプレッダの大きさは大きくは変わらないと見られる。せいぜいが現在の39mm角が40～41mmになる程度だろう。

　一応ここではパッケージのサイズが変わらないという前提で話をすると、ではヒートスプレッダが穴付きになった理由は？　といえばパスコンの位置がより外側に配されるようになり、これを避けるために空隙を作らざるを得らなかったのだろう。

　これは上の画像を見比べるとわかるが、パスコンを置くエリア(赤線で囲われた部分)がパッケージの外縁により近いところに配されていることがわかる。この結果、CCDとIODを配置できる部分(黄色)がより大きくなった形になる。

　ではなんのためにこのような変更をしたのであろうか？　普通に考えれば、ダイサイズが大型化した、というあたりが予測できるのだが、そもそも製造プロセスをTSMCのN7からN5に変更したことで、ダイそのものは相当小型化されると予測される。なにしろTSMCの説明ではこのN7→N5で以下の利点が見込めるとしている。

• エリアサイズを45%縮小
• 同一動作周波数なら消費電力20%削減
• 同一消費電力なら動作周波数15%向上

　現在のZen 3コアがおおよそ72mm²と推定されるので、これをそのままN5に移行すると40mm²程度まで縮小できる計算になる。下の画像はZen 4 Ryzenのパッケージの上に、45%縮小したZen 3のダイを2つ載せた図であるが、明らかに余白が多いというか、そもそも黄色いエリアをわざわざ大きくした理由がわからないほどにスペースが余る計算になる。

Zen 4 Ryzenのパッケージの上に45%縮小したZen 3のダイを2つ載せた図。これはダイサイズが40平方mmの場合の推定なので、50平方mmだともう少し大きくなる

　実際にはZen 3→Zen 4ではかなりパイプライン構造を増やすと思われるし、3次キャッシュの容量も増やすだろうが、それでもせいぜいが50mm²程度に収まるだろう。特に3次キャッシュに関しては3D V-Cacheを利用する可能性もあるわけで、すると3次キャッシュの容量を増やしてもダイサイズは増えないことになる。

　3D V-Cacheの方式にすると、下位モデル(Athlon、Ryzen 3/5)は3次キャッシュを少なめ、上位モデル(Ryzen 7/9、EPYC)は多めにするといった作り分けが容易になるので、例えばダイそのものの3次キャッシュ容量は現在と同じ32MBのままにして、上位モデルはそこに32MBなり64MBを積層する形で性能とコストの差別化を図りやすくなる。それを考えると、ダイサイズはやはり大きくても50mm²程度と想像する。

　ではIODが大型化するのか？　というと、おそらくそれもノーである。実はZen 4世代からはついにすべてのSKUで原則GPUが統合されるらしい(インテルで言うところのF SKUに相当するものが用意されるかどうかは不明)。これはIODの側に統合される格好だ。

　このIODであるが、TSMCのN6で製造という話になっている。構成であるが、メモリーコントローラーとPCIeのコントローラー、いわゆるチップセット機能(電源管理やI/O、ブート、セキュリティー)に加えて、2CU構成のRDNA2が搭載されるとしている。そして肝心なのは、製造プロセスがTSMCのN6になると言われていることだ。

　AMDはすでにTSMCのN6を使い、Navi 24ことRadeon RX 6400/6500XTと、Ryzen 6000 Mobileシリーズを製造している。そのRyzen 6000 Mobileのダイは下の画像に示された通りである。

Ryzen 6000 Mobileのダイ

　実はこのRyzen 6000 MobileのダイからCPUを取り去り、CUを2つに減らしたうえで、CCD接続用のインフィニティー・ファブリックのI/F(というかPHY)を追加すれば、IODが完成する。

　下の画像は先のスライドからダイ部分を拡大して抜き出したものだ。ブラックアウトしている部分が、Ryzen 6000 Mobileにあって、IODには不要な部分である。CPUコアは全部要らないし、CUも12CU→2CUに減らせるので大幅にエリアサイズを削減できる。

実際、CPUと余分なCUを除くと、Ryzen 6000 Mobileはチップセットとしても完璧な構成である

　今のところRyzen 6000 Mobileシリーズのダイサイズは不明なのだが、FP7と呼ばれる全体のパッケージサイズは35×25mmと言われており、これが事実だとすればダイサイズは16.2×12.3mmで199.3mm²ほどとなる。

　面倒なので200mm²として扱うが、上の画像でブラックアウトした面積は全体の37.6%ほど。つまりブラックアウトした部分を除いた、Zen 4向けIODに必要と思われる部分の面積は62.4%の124.8mm²となる計算だ。

　この数字は、現在のZen 2/Zen 3ベースのRyzenで使われているIODのサイズ(125mm²)とほとんど変わらない計算になる。実際にはここにインフィニティー・ファブリックのPHYの追加があり、内部の再配置にともない多少無駄が増える可能性はあるが、その一方でSATAなどのI/Oやブートなどの機能は外付けのチップセット側でまかなえるので、その分の面積が減る(減らない可能性もある)。

　したがって、おそらく130mm²程度まで大型化する可能性はあるが、140mm²まで行くことはないだろうと思われる。