ロードマップでわかる!当世プロセッサー事情 第617回
AMDとNVIDIAがPerlmutterを当初のタイムライン通りに納入 スーパーコンピューターの系譜
2021年05月31日 12時00分更新
インテル CPUロードマップ アップデート
Tiger Lake-HのPCHはCPU統合ではなく別チップ
まず冒頭からお詫びと訂正である。この記事の前半がまるごとお詫びと訂正というべきか。連載615回で筆者はTiger Lake-HをPCHまで統合した構成になっていると説明したが、これが大嘘でしたという話である。
先に言い訳を書いておくと、連載615回の記事公開時には、まだインテルからTiger Lake-Hに対応した仕様が公開されていなかった。一応あの時点で出ていた資料には全部目を通したものの、PCHが物理的にどこにあるかの記述がないため、エイヤで「PCHが統合されたというシナリオ」で原稿を書いたわけだが、その後Tiger Lake-Hに対応した仕様が公開され、やっとここで明示的にPCHが別チップであると判明した次第だ。ということでまずはこのアップデートから。
下の画像は先日アップデートされた“11th Generation Intel Core Processor Datasheet, Volume 1 of 2”の冒頭に出てくる表である。
ここではっきり“H-Processor Line”は2チップ構成であることが明示されている。ということは、下図で言うところのTiger Lake PCH-Hは別チップということになる。
となると次に問題になるのは連載615回で説明したダイの画像だ。左上の“PCH Functions?”のブロックは丸ごとなくなるわけで、ここになにが入るか?という話である。
ということで下の画像が修正版となる。PCH Functionがなくなったが、ここになにが入るのか? といろいろ探していて気が付いたのがGNA/DSPブロックである。GNA/DSPブロックはIce Lake世代で搭載されたAI用のアクセラレーターで、以前連載525回で紹介している。前述のダイアグラムを見ても、他に大きな面積を喰いそうなものが見当たらないからだ。
ちなみに“SRAM?”というブロックは、連載525回で説明したGNAとDSP専用のSRAMエリアのことだ。実際にはもう少し縦方向に長い可能性がある(Willow Cove+L3と同じ程度の長さかもしれない)。
話を戻すと、Tiger Lake-Hを使う限りはロジックボード側にPCHの実装が必要になり、連載615回で議論したような低コストのメリットはまったくないという話になる。
この点ではRyzen 3000GシリーズやRyzen 5000Gシリーズに比べて、インテルのTiger Lake系列はまだ一歩およばないという話になった。連載615回でも説明したように、例えばGoldmontベースのApollo LakeではPCHをダイに内蔵しているから不可能ではない。強いて言えば、やはり10nmプロセスではまだ作れないなにかしらの理由があるか、もしくはダイサイズ的に厳しいと判断されたのかのどちらか(もしくは両方)だろう。
もともとLakefieldでもチップセットは引き続き14nmでの製造になっているし、HのつかないTiger LakeでもPCHは別ダイ(Tiger Lake PCH-LP)になっているあたり、まだ10nm世代にチップセットを移行する準備ができていないと見る方が正確なのかもしれない。
ちなみにそのTiger Lake PCH-Hであるが、現時点ではIntel HM570/QM580/WM590という3種類のチップセットが用意されている。こちらはほぼデスクトップ向けのIntel 500シリーズに近いスペックになっている。この3つの違いをまとめたのが下表である。
各チップセットの違い | ||||||
---|---|---|---|---|---|---|
チップセット | HM570 | QM580 | WM590 | |||
PCIe 3.0 Lane | x16 | x20 | x24 | |||
USB 3.2 Gen2x2 | 最大8 | 最大10 | ||||
USB 3.2 Gen2x1 | 最大8 | 最大10 | ||||
SATA Port | 4 | 8 | ||||
vPro | No | Yes | ||||
SIPP | No | Yes | ||||
TET | No | Yes |
PCIeはレーン数が16/20/24とそれぞれ4レーンづつ増えていくほか、USB 3.2 Gen2x1/2x2についてはHM570のみ最大8ポート、SATAはWM590のみ8ポート。あとHM570はIntel vProとIntel SIPP(Stable Image Platform Program)、それとIntel TET(Trusted Execution Technology)に未対応という程度で大きな違いではない。
いずれもTDPは3.4W、推奨小売価格は51ドルとなっており、これだけではHM570を選ぶべき理由が今ひとつはっきりしないのだが、あいにくとこのTiger Lake PCH-Hに関してはドキュメントが現時点でも未公開となっており、ark.intel.comの一覧には出てこない違いがまだあるのかどうかはっきりしない。もっともark.intel.comの推奨価格はあくまで一例であって、発注数量が多くなると価格差が出てくる可能性はある。
この連載の記事
-
第803回
PC
トランジスタの当面の目標は電圧を0.3V未満に抑えつつ動作効率を5倍以上に引き上げること IEDM 2024レポート -
第802回
PC
16年間に渡り不可欠な存在であったISA Bus 消え去ったI/F史 -
第801回
PC
光インターコネクトで信号伝送の高速化を狙うインテル Hot Chips 2024で注目を浴びたオモシロCPU -
第800回
PC
プロセッサーから直接イーサネット信号を出せるBroadcomのCPO Hot Chips 2024で注目を浴びたオモシロCPU -
第799回
PC
世界最速に躍り出たスパコンEl Capitanはどうやって性能を改善したのか? 周波数は変えずにあるものを落とす -
第798回
PC
日本が開発したAIプロセッサーMN-Core 2 Hot Chips 2024で注目を浴びたオモシロCPU -
第797回
PC
わずか2年で完成させた韓国FuriosaAIのAIアクセラレーターRNGD Hot Chips 2024で注目を浴びたオモシロCPU -
第796回
PC
Metaが自社開発したAI推論用アクセラレーターMTIA v2 Hot Chips 2024で注目を浴びたオモシロCPU -
第795回
デジタル
AI性能を引き上げるInstinct MI325XとPensando Salina 400/Pollara 400がサーバーにインパクトをもたらす AMD CPUロードマップ -
第794回
デジタル
第5世代EPYCはMRDIMMをサポートしている? AMD CPUロードマップ -
第793回
PC
5nmの限界に早くもたどり着いてしまったWSE-3 Hot Chips 2024で注目を浴びたオモシロCPU - この連載の一覧へ