ロードマップでわかる！当世プロセッサー事情 第602回

デジタル信号処理の市場で生き残ったCEVA　AIプロセッサーの昨今

　前回はArmのEthosを解説したが、Ethosは少なくとも今のところスマートフォンクラスの市場に食い込みはできていない(最近はデジタルテレビ市場向けにSoCの売り込みなどをしているようだが、今のところデザイン・ウイン、つまりCPUの採用率がどの程度取れたのかははっきり見えていない)。

　この市場はある意味、各スマートフォン向けSoCベンダーが独自に開発体制をきっちり固めてしまっており、よほどのことがない限り短期的にひっくり返る可能性はないだろう。これはArm以外のIPベンダーにとっても状況は同じで、やはりスマートフォン向けAI/ML(機械学習)プロセッサーのIPを目論むベンダーも、なかなかデザイン・ウインを取れないでいる。

　今回紹介する米CEVAもやはりスマートフォン向けのデザイン・ウインはいろいろ苦労している。その代わり同社はスマート家電やデジタルテレビなどの市場では比較的順調にデザイン・ウインを獲得しており、最近は5G向けなどにも本格的に進出を始めたほか、スマート家電クラスの製品に向けてさらに強化したIPを提供するなど、結構健闘しているベンダーである。そんなCEVAの製品を今回はご紹介したい。

　CEVA Inc.はファブレス半導体メーカーとしては珍しく米メリーランド州に本社を置く。創業は2002年と比較的最近であるが、実は同社の歴史そのものはけっこう古い。もともと同社はDSP Groupという名称で1987年に創業された。名前の通りDSP(Digital Signal Processor)を手掛ける会社である。ここで寄り道してDSPというものについて解説しよう。

信号処理に特化したプロセッサーDSP

　CPUもDSPも、「プログラムを読み込み、そのプログラムに基づいてデータを処理する」という観点で言えば同じものである。ではなにが違うか？　というと、DSPは「繰り返し演算に特化した構造」になっていることだ。

　Digital Signal Processorという名前からわかるように、DSPは信号処理に特化している。最初に利用されたのは音声などの処理で、電話の音声ノイズ除去やエコーキャンセルといった、「常にデータが入力され続け、これを延々と処理して送り出し続ける」という用途向けに特化した機構(ハードウェアによるループ制御や、リングバッファ構造を対象にした特殊なアドレッシング方式のサポートなど)を搭載するものを特にDSPと称する、と考えていいだろう。

　もう1つ、DSPの顕著な特徴は積和演算(MAC)ユニットを必ず搭載していることだ。それこそ音声信号などのフィルタリングにおいては、やはり積和演算(それも整数ではなく小数点演算)が大量に発生する。

　この積和演算を1サイクルで処理できる(中にはもっとかかるものもあったが、使いにくいということですぐ廃れてしまった)というのは、今でこそそれを実装する製品は多いが、1980年～90年当時では画期的だった。もっとも逆に言えば積和演算以外の処理は全然ダメ、というある意味極端に割り切った構成でもあるのだが。

　加えて言えば、CPUでは浮動小数点演算が一般的であるが、DSPの場合は固定小数点演算をサポートするものが少なくない。浮動小数点演算では仮数部と指数部で別々の処理が必要になるが、固定小数点演算ではまとめて処理できる分高速、というあたりがその由来だと思われる。

　もちろん扱える数値の範囲はずっと狭くなるので、当然それで足りる用途にしか使えないという問題もある。こうした特徴を生かして、その後はモデム(電話回線以外にもデジタルコードレスホンやケーブルモデム、Wi-Fi、2G～5Gの携帯電話やGbE以降のイーサネットなど)にも広く利用されている。

　この「積和演算だけは滅法早い(しかも延々と計算し続けられる)」という特徴をフルに生かした例が、QCDOCの前身であったQCDSPである。

　演算精度こそ32bitの単精度であったが一応浮動小数点の積和演算が可能なDSPをアクセラレーターとして活用することで、3GFlopsのマシンをトータル180万ドルほどのお安い価格で構築している。1998年当時としては、この価格性能比は驚異的であり、これはDSPを利用することで実現したわけだ。

※お詫びと訂正：接続詞の一部に誤りがありました。記事を訂正してお詫びします。（2021年2月15日）