USB 4.0最大の懸念は
40Gbps準拠のケーブル
USB 4.0での最大の懸念はおそらくケーブルである。もともとUSB 3.1の時点で利用できる最大ケーブル長は1mとかなり厳しいのだが、Thunderbolt 3の40Gbps(つまり20Gbps×2の2レーンオペレーション)では、パッシブケーブル(要するにただの銅線)なら最大50cm、間にバッファを入れたアクティブケーブルでも最大2mと規定されている。
画像の出典は、Universal Serial Bus Type-C Cable and Connector Specification Release 1.3
画像の出典は、2016年のCOMPUTEXにおけるIntelのThunderbolt Updateセッションの資料
しかもアクティブケーブルの場合、しばしばUSB 3.1を認識せず、USB 2.0相当でしかつながらないこともある。このあたりはバッファーとデバイスの相性の問題であり、そうでなくてもUSB PD絡みでまともに給電できないType-Cケーブルが世の中に大量に出回っている現状を考えると、相当厳しそうな感じがする。
このあたり、USB-IFが明確に40Gbps準拠のケーブルを明確に区別できるような認証手段をきちんと提供できるのか、も普及には影響を及ぼしそうだ。
今のところUSB 4.0に対応しそうなコントローラーを内蔵しているのはインテルだけ(もっともこれも、既存のThunderbolt 3コントローラをスムーズにUSB 4.0対応に出来るかどうかは確認の必要がある)だが、その他のベンダーがどういう形でこれに対応するか、は今年のCOMPUTEXあたりで明らかになると思われる。
本記事はアフィリエイトプログラムによる収益を得ている場合があります

この連載の記事
-
第886回
PC
CFETの足を引っ張るPMOSを救え! imecが提案する新絶縁層と、あえて精度を緩める「Notch Alignment」の妙手 -
第885回
PC
TSMCも次世代「CFET」の全貌を披露! Forksheetスキップの背景と、世界最小6T SRAM実証で見えた2030年への布石 -
第884回
PC
Samsungが次世代CFETの試作に成功! IBMの10万ドル方式に対抗する、量産重視な「一括形成プロセス」のリアリティ -
第883回
PC
TSMCのA16プロセスの詳細が判明! 性能向上の主因はトランジスタではなく裏面電源供給(SPR)にあり? -
第882回
PC
IBMが0.7nmチップの製造に成功! 変態的CFET構造NanoStackの凄みと、あまりに高すぎる製造コストの壁 -
第881回
PC
同一周波数で消費電力18%削減! 進化した「Intel 18A-P」はどこが変わったのか? -
第880回
PC
次世代NVLinkの布石か? TSMCの光電融合技術「COUPE」がもたらすAIサーバーの光接続 -
第879回
PC
なぜAIには「光」が必要なのか? NVIDIAが解説するスケールアップネットワークの低遅延・省電力化戦略 -
第878回
PC
もはや銅配線は限界? 3200Gイーサネット実現に立ちはだかる200GT/秒の壁 -
第877回
PC
「不良品ゼロ」と「水冷NG」の狭間で。ルネサスが明かした車載チップレットSoCのリアル -
第876回
PC
このままではメモリーが燃える! HBM4/5世代に向けた電力供給の限界と、Samsungが示すパッケージ協調設計の解 - この連載の一覧へ











