USB 3.2で配線が大幅に変更
USB 2.0/3.0/3.1についてはそもそも信号が1セット分しかない。このため配線は下図のようになっている。
USB 2.0/3.0/3.1の配線
USBホストは、接続時にTX1/RX1とTX2/RX2のどちらにUSBデバイスがつながっているかを検知し、つながっている方と通信するという仕組みだ。上図の場合はTX1/RX1側を利用して通信するわけだが、下図のように仮にデバイス側のコネクターが裏返しに差されていた場合、今度はTX2/RX2側を利用して通信する仕組みとなる。
デバイス側のコネクターが裏返しに差されていた場合
そこで配線そのものも大幅に変更になった。下の画像はStandard/Micro USBと、USB Type-Cケーブルの断面図であるが、配線そのものが大幅に増えているのがわかる。
Standard/Micro USBでPD(Power Delivery)をサポートしない場合、配線はこんなに簡単である
USB Type-Cケーブルの断面図。これだけの配線を4.8mmφに収めようというのだから、結構大変である
画像の出典は、USB 3.1 Legacy Cable and Connector Specification Revision 1.0
さて、話はUSB 3.2である。USBは2レーンオペレーションと言っており、要するにこれからは下図のようなつなぎ方になるわけだ。
USB 3.2の配線
コネクターが裏表逆になると、その側はTX1とRX2/TX2とRX1がそれぞれつながるような形になるが、もともとTX1/RX1とTX2/RX2は単に配線などの都合上番号を振っているだけで、必ずしも1と1がつながらなくても問題はない。ただこうした構成にしたことで、コントローラーの構造に変化が生まれることになった。
下図は従来のUSB 3.1までの構造である。ホスト(CPUなりチップセットなり)とPCIeのI/FでまずUSBのMAC層がつながり、その下にPHY(物理層)がつながり、その先にUSBが出てくるわけだが、USB 3.2の2レーンオペレーションでは、PHYが2つという構成になった。
USB 3.1までの構造
USB 3.2の構造
信号速度は相変わらず5Gbpsないし10Gbpsであるが、それが2組出る形だ。ちなみにUSB 3.1までの互換モードで動作する場合、2組のPHYのうちの片方のみが動作し、片方は休んでいる状態となる。
この連載の記事
-
第864回
PC
なぜAMDはチップレットで勝利したのか？ 2万ドルのウェハーから逆算する経済的合理性 -
第863回
PC
銅配線はなぜ限界なのか？ ルテニウムへの移行で変わる半導体製造の常識と課題 -
第862回
PC
「ビル100階建て相当」の超難工事！ DRAM微細化が限界を超え前人未到の垂直化へ突入 -
第861回
PC
INT4量子化＋高度な電圧管理で消費電力60％削減かつ90％性能アップ！ Snapdragon X2 Eliteの最先端技術を解説 -
第860回
PC
NVIDIAのVeraとRubinはPCIe Gen6対応、176スレッドの新アーキテクチャー搭載！ 最高クラスの性能でAI開発を革新 -
第859回
デジタル
組み込み向けのAMD Ryzen AI Embedded P100シリーズはZen 5を最大6コア搭載で、最大50TOPSのNPU性能を実現 -
第858回
デジタル
CES 2026で実機を披露！ AMDが発表した最先端AIラックHeliosの最新仕様を独自解説 -
第857回
PC
FinFETを超えるGAA構造の威力！ Samsung推進のMBCFETが実現する高性能チップの未来 -
第856回
PC
Rubin Ultra搭載Kyber Rackが放つ100PFlops級ハイスペック性能と3600GB/s超NVLink接続の秘密を解析 -
第855回
PC
配線太さがジュース缶並み!? 800V DC供給で電力損失7～10％削減を可能にする次世代データセンターラック技術 -
第854回
PC
巨大ラジエーターで熱管理！ NVIDIA GB200/300搭載NVL72ラックがもたらす次世代AIインフラの全貌 - この連載の一覧へ
