プロセッサーの構造を大幅に変更
プロセッサーの構造そのものが大幅に変わるのは、次のSystem z10である。当初このSystem z10のCPUはIBM z6と呼ばれていたが、最終的にz10プロセッサーとなっている。なぜz6だったかというと、POWER6と設計情報をだいぶシェアしているためだ。
コアは4GHzオーバー(最終的には4.4GHz)で動作し、それぞれ独立した2次キャッシュを持つ構造で、1ダイあたり4コアの構成となる。
画像の出典は、IBM z6 - the next-generation mainframe microprocessor
ちなみにPOWER6との比較が下の画像で、コンポーネント(ラッチとかSRAM、レジスタファイル)の論理構造や物理構造のほか、基本的なパイプラインの「考え方」が共通とされる。
画像の出典は、IBM z6 - the next-generation mainframe microprocessor
その一方で、そもそも命令セットが異なるので、当然ダイは異なる。またz6は1ダイに4コアの構成だったが、POWER6は1ダイあたり2コアの構成である。ただ命令セットが異なると言いつつも、さすがにCISCをそのまま実装するのではなく、CISCの命令セットをデコード段で命令変換をかけてRISC風にし、これを処理するという昨今のx86と同じ実装方式になっている。
パイプラインは14段であるが、POWER6が7命令同時発行のスーパースカラー+SMT(Simultaneous Multithreading:同時マルチスレッディング)という構成なのに対し、z6はもう少し控えめな構成で、SMTもサポートされていない。その代わりPOWER6と比較しても圧倒的に充実したRAS機能が搭載されるという具合に、狙いどころが明確に異なるものに仕上がっている。
このz6(のちにz10に改称)プロセッサーを搭載したSystem z10 Enterprise Class(EC)は2008年2月に発表された。プロセッサ数は最大64に増強され、z990ベースのシステムと比較して1.5~1.6倍高速とされた。
また同じ2018年の10月には普及帯向けとして動作周波数を3.5GHzに絞り、プロセッサー数も減らしたSystem z10 Business Class(BC)も追加されている。
本記事はアフィリエイトプログラムによる収益を得ている場合があります

この連載の記事
-
第882回
PC
IBMが0.7nmチップの製造に成功! 変態的CFET構造NanoStackの凄みと、あまりに高すぎる製造コストの壁 -
第881回
PC
同一周波数で消費電力18%削減! 進化した「Intel 18A-P」はどこが変わったのか? -
第880回
PC
次世代NVLinkの布石か? TSMCの光電融合技術「COUPE」がもたらすAIサーバーの光接続 -
第879回
PC
なぜAIには「光」が必要なのか? NVIDIAが解説するスケールアップネットワークの低遅延・省電力化戦略 -
第878回
PC
もはや銅配線は限界? 3200Gイーサネット実現に立ちはだかる200GT/秒の壁 -
第877回
PC
「不良品ゼロ」と「水冷NG」の狭間で。ルネサスが明かした車載チップレットSoCのリアル -
第876回
PC
このままではメモリーが燃える! HBM4/5世代に向けた電力供給の限界と、Samsungが示すパッケージ協調設計の解 -
第875回
PC
1000A超のAIプロセッサーをどう動かすか? Googleが実践する垂直給電(VPD)の最前線 -
第874回
PC
AIの未来は「電力」で決まる? 巨大GPUを支える裏面給電とパッケージ革命 -
第873回
PC
「銅配線はまだ重要か? 答えはYesだ」 NVIDIA CEOジェンスンが語った2028年ロードマップとNVLink 8の衝撃 -
第872回
PC
NVIDIAのRubin UltraとKyber Rackの深層 プロトタイプから露見した設計刷新とNVLinkの物理的限界 - この連載の一覧へ











