プロセッサーの構造を大幅に変更
プロセッサーの構造そのものが大幅に変わるのは、次のSystem z10である。当初このSystem z10のCPUはIBM z6と呼ばれていたが、最終的にz10プロセッサーとなっている。なぜz6だったかというと、POWER6と設計情報をだいぶシェアしているためだ。
コアは4GHzオーバー(最終的には4.4GHz)で動作し、それぞれ独立した2次キャッシュを持つ構造で、1ダイあたり4コアの構成となる。
画像の出典は、IBM z6 - the next-generation mainframe microprocessor
ちなみにPOWER6との比較が下の画像で、コンポーネント(ラッチとかSRAM、レジスタファイル)の論理構造や物理構造のほか、基本的なパイプラインの「考え方」が共通とされる。
画像の出典は、IBM z6 - the next-generation mainframe microprocessor
その一方で、そもそも命令セットが異なるので、当然ダイは異なる。またz6は1ダイに4コアの構成だったが、POWER6は1ダイあたり2コアの構成である。ただ命令セットが異なると言いつつも、さすがにCISCをそのまま実装するのではなく、CISCの命令セットをデコード段で命令変換をかけてRISC風にし、これを処理するという昨今のx86と同じ実装方式になっている。
パイプラインは14段であるが、POWER6が7命令同時発行のスーパースカラー+SMT(Simultaneous Multithreading:同時マルチスレッディング)という構成なのに対し、z6はもう少し控えめな構成で、SMTもサポートされていない。その代わりPOWER6と比較しても圧倒的に充実したRAS機能が搭載されるという具合に、狙いどころが明確に異なるものに仕上がっている。
このz6(のちにz10に改称)プロセッサーを搭載したSystem z10 Enterprise Class(EC)は2008年2月に発表された。プロセッサ数は最大64に増強され、z990ベースのシステムと比較して1.5~1.6倍高速とされた。
また同じ2018年の10月には普及帯向けとして動作周波数を3.5GHzに絞り、プロセッサー数も減らしたSystem z10 Business Class(BC)も追加されている。
本記事はアフィリエイトプログラムによる収益を得ている場合があります

この連載の記事
-
第894回
PC
AMD「Ryzen AI Embedded X100」のリアルタイムAI制御が、Jetsonの弱点であるCPU性能を突く -
第893回
PC
インテル製GPU「Crescent Island」の正体、容量480GBメモリーでエージェント型AIとKVキャッシュ問題に挑む -
第892回
PC
Hot Chipsで明かされた「Wildcat Lake」の全貌 Foverosを捨てMCPを選んだインテルの舞台裏 -
第891回
PC
謎多き次世代Xeon「Diamond Rapids」を解剖、3D Meshの進化と新命令セットAPXがもたらす変革 -
第890回
PC
Samsung「SF2P」の全貌! GAA最大の弱点であるPMOS性能低下を克服し、TSMC追撃へ準備万端 -
第889回
PC
なぜ巨大チップは歪んで壊れるのか? SK HynixのHBM4「MR-MUF」とTSMCのCoWoS-Lを襲う熱膨張の罠 -
第888回
PC
NVIDIA Rubin Ultra開発中止の真相! 180層CoWoS-Lの歪曲トラブルと、急造ラックNVL576に透ける苦肉の策 -
第887回
PC
AIなしではもはや限界 TSMCが明かすメモリー開発にAIが不可欠となった現実 -
第886回
PC
CFETの足を引っ張るPMOSを救え! imecが提案する新絶縁層と、あえて精度を緩める「Notch Alignment」の妙手 -
第885回
PC
TSMCも次世代「CFET」の全貌を披露! Forksheetスキップの背景と、世界最小6T SRAM実証で見えた2030年への布石 -
第884回
PC
Samsungが次世代CFETの試作に成功! IBMの10万ドル方式に対抗する、量産重視な「一括形成プロセス」のリアリティ - この連載の一覧へ











