分岐予測ミスを回避するために
新たな命令フォーマットを搭載
パイプライン1段あたりの処理を減らしても、まだ分岐予測ミスにはペナルティーがあるわけだが、これに対して博士が考えたのは、BRANCH AND EXECUTEという命令フォーマットである。
これは一種の遅延スロット(これもRISCの特徴の1つに挙げられている)の実装で、オリジナルは博士によれば1952年にロスアラモス科学研究所(ロスアラモス国立研究所の前身にあたる)が構築したMANIAC I(Mathematical Analyzer, Numerical Integrator, and Computer or Mathematical Analyzer, Numerator, Integrator, and Computer)というマシンで実装されたアイディアだという。
博士はこのBRANCH AND EXECUTEを交換機用に利用した場合のシミュレーションを行ない、かなり良い結果を得たことで、これを搭載することにしたという。
この方式の欠点は命令密度が下がることだ。例えばSystem/370に搭載されているADD FROM STORAGE命令(メモリーから値を読みだして加算を行なう)は、この仕組みを使うとLOAD(メモリーからレジスターに値を読み出し)、とADD FROM REGISTER(レジスターの値を加算)の2命令に置き換えられることになる。
ただ逆に言えば命令密度が落ちるだけの話で、System/370がADD FROM STORAGE命令を実行する時間で、こちらは2命令以上を実行できるという見積りが出たことで、この欠点は許容されることになった。
ほかにもSystem/370でよく利用される命令を調査したところ、実行時間の大半はLOAD/STORE/BRANCH/FIXED-POINT ADD/FIXED-POINT COMPAREという命令で占められていることが確認され、これらの命令もうまく代替できる見通しが立った。
本記事はアフィリエイトプログラムによる収益を得ている場合があります

この連載の記事
-
第889回
PC
なぜ巨大チップは歪んで壊れるのか? SK HynixのHBM4「MR-MUF」とTSMCのCoWoS-Lを襲う熱膨張の罠 -
第888回
PC
NVIDIA Rubin Ultra開発中止の真相! 180層CoWoS-Lの歪曲トラブルと、急造ラックNVL576に透ける苦肉の策 -
第887回
PC
AIなしではもはや限界 TSMCが明かすメモリー開発にAIが不可欠となった現実 -
第886回
PC
CFETの足を引っ張るPMOSを救え! imecが提案する新絶縁層と、あえて精度を緩める「Notch Alignment」の妙手 -
第885回
PC
TSMCも次世代「CFET」の全貌を披露! Forksheetスキップの背景と、世界最小6T SRAM実証で見えた2030年への布石 -
第884回
PC
Samsungが次世代CFETの試作に成功! IBMの10万ドル方式に対抗する、量産重視な「一括形成プロセス」のリアリティ -
第883回
PC
TSMCのA16プロセスの詳細が判明! 性能向上の主因はトランジスタではなく裏面電源供給(SPR)にあり? -
第882回
PC
IBMが0.7nmチップの製造に成功! 変態的CFET構造NanoStackの凄みと、あまりに高すぎる製造コストの壁 -
第881回
PC
同一周波数で消費電力18%削減! 進化した「Intel 18A-P」はどこが変わったのか? -
第880回
PC
次世代NVLinkの布石か? TSMCの光電融合技術「COUPE」がもたらすAIサーバーの光接続 -
第879回
PC
なぜAIには「光」が必要なのか? NVIDIAが解説するスケールアップネットワークの低遅延・省電力化戦略 - この連載の一覧へ











