このページの本文へ

サン・マイクロシステムズ、次世代SPARCプロセッサー“Niagara”の技術説明会を開催――省電力/省スペースの実現と処理性能の向上を両立

2005年07月27日 17時57分更新

文● 編集部 内田泰仁

  • この記事をはてなブックマークに追加
  • 本文印刷

サン・マイクロシステムズ(株)は26日、東京・用賀の同社オフィスにおいてプレスセミナーを開催し、次世代SPARCプロセッサー“Niagara”に関する技術説明を行なった。この日のセミナーでは特に、“Niagara”による省電力/省スペースの実現と処理性能の向上にテーマを絞り、同社の次世代プロセッサーに関する考え方が語られた。

マーケティング統括本部ストラテジストの野瀬昭良氏
非常に大規模なeコマースサイトのデータセンターにおけるサーバー運用で使用する電力量を切り口としたデータセンター運営費用を試算すると、月額で1kWあたり125ドル(約1万3500円)になるという。ある大学のデータセンターでは2004年に110万Wを消費したといい、運用には多額の電気代が必要なことがわかる

最初に登壇した同社マーケティング統括本部ストラテジストの野瀬昭良氏は、データセンターを取り巻く状況を考慮したサンのプロセッサー戦略について説明。同社の分析によると、現在のデータセンターは、スペース、電力、スループットの3点において「限界に近づいている」と考えられ、特に「データセンターの80%はスペース、消費電力、空調設備によって制約を課せられている」状態になってきているという。また、ハードウェアの低価格化に伴い、TCOに占める“運用コスト”の比率が増大していることから、野瀬氏は、大きな括りである“TCOの削減”ではなく、よりターゲットを明確にした“運用コストそのものの削減”こそが重要であると指摘している。



“サーバの圧縮”イメージしたスライド。図中の“1/17”は消費電力量、“1/45”床面積の比較。いずれも現時点での予測/推測の値をベースとしたものだという

野瀬氏は、次世代SPARCプロセッサー“Niagara”について、データセンターの省電力/省スペースを実現するべく“スループット指向”“低消費電力”“高CPU密度”の3点を強調した製品だとしており、従来型プロセッサーでは、シングルスレッドのパフォーマンスをいかに高めていくかに力点が置かれているのに対して、“Niagara”を含む“CMT(Chip Multi Threading)”(※1)技術を採用したプロセッサーでは、マルチスレッド実行によりスループットを向上させることに力点が置かれているという。

※1 マルチコア技術とコア内での複数スレッド同時実行技術を融合した技術。高スループット、消費電力当たりの処理性能の向上、マルチコア/マルチスレッド処理による床面積あたりの処理性能の向上、などを特徴とするという。現在市場に出ているCMT搭載プロセッサーは、UltraSPARC IV。



野瀬氏が示したアプリケーション分類。処理スレッド数の多少や、ストレージ集約かネットワーク集約かで分類しており、同社のプロセッサー戦略を語る上で非常に重要な図となる。“Niagara”のカバー領域は図の右上部分

第2世代CMTプロセッサーとなる“Niagara”は、1プロセッサー内に8コアを搭載し、コアあたりの同時処理スレッドは8スレッド、1プロセッサーあたりの処理スレッド数は合計32スレッドとなるという。野瀬氏の説明によると、“Niagara”が得意とするアプリケーションは、ウェブサーバーやストリーミングサーバー、プロキシーやキャッシュなどといった同社の分類では“Web”にカテゴリーされるものや、アプリケーションサーバーなど(上記の図で、スレッド数:多/ネットワーク集約型に含まれる分野)。これらのアプリケーションは、小さな演算処理を同時に多数行なうことが求められ、同時に複数のスレッドを処理できるCMTの効果が高く現われる分野だとし、明確な得意分野を意識したプロセッサーとして、“Niagara”の展開を行なっていくとの姿勢を示した。

なお、同社のアプリケーション分類ではこのほかに、“データ”(スレッド数:多/ストレージ集約型)、“HPC”(スレッド数:多/ストレージ集約型)、“演算”(スレッド数:少/ネットワーク集約型)がある。同社のプロセッサー戦略としては、“データ”“HPC”領域は“Niagara”以降のSPARCプロセッサー“Rock”を投入、“演算”領域についてはOpteronでカバーしていくとしている。

“Niagara”を採用する製品のイメージ

実際に“Niagara”を適用したシステムについては、ラックマウントサーバーと「新世代のブレードサーバー」(野瀬氏)を検討しているという。野瀬氏はここであえて、今あるブレードサーバーと明確に区別するために“新世代”という言葉を使っている。同氏によると、「“Niagara”のラックマウントサーバーは、現在あるブレードサーバーを無力化してしまうだけのスケーラビリティーを持つ」ほどのインパクトがあるものだとしており、同社では、“Niagara”のリリースとともに、新しいコンセプトのブレードサーバーを投入していく考えなのだとしている。

既存のシステムを“Niagara”ベースのシステムに置き換えた場合の試算2種類。大幅な台数/消費電力/床面積の削減が見込めるとしている

野瀬氏はプレゼンテーションの最後に、今後のプロセッサー展開やデータセンターのあり方について、「お金があるから電気をいくらでも使っていいという考え方」を離れ、消費電力を抑えて最適なシステムを展開していくため、「コンピューターベンダーとして電気の使用量を抑える製品を出していかなければならない」と述べた。

営業統括本部OEM営業本部主幹部長の栗原伸浩氏プロセッサーの消費電力の推移。明確な数値は示されなかったが、横軸が約20年間、縦軸は左端を基準に50~60倍をそれぞれ表しているイメージとのこと
ダイ面積使用率とスレッド処理性能の変化を示すグラフ。使用率が上がるほど性能の伸びは鈍化しており、プロセッサー開発者の直面している難問だという

続いて登壇した営業統括本部OEM営業本部主幹部長の栗原伸浩氏は、ここまでに説明された“Niagara”の目標に基づいたデザインや実装に関しての説明を行なった。栗原氏は説明の冒頭、プロセッサーの消費電力を決定する要素を“トランジスター数×動作周波数÷プロセス技術”と解説。これまでのプロセッサー開発では、複雑化するパイプラインやキャッシュの大型化を伴ったトランジスター数の増加と、処理速度を上げる動作周波数の高速化に重点が置かれていたが、近年は消費電力の増大ペースに比べて「見返りは少ない」状況にあるという。また、ダイ面積の使用率とスレッド処理性能のバランスを考えると、ダイ面積使用率がおよそ100%になっている現在の性能を1とすると、ダイ面積使用率10%程度だった過去のプロセッサーの性能は0.5程度だったとしている。

同社では、これらの状況を考慮して、開発の方向性の発想を転換、現在よりも単純なプロセッサーを複数積み上げていくこと(またはマルチコア/スレッド化)で、現在のプロセッサーを上回る性能を実現するというデザインの方向性を示し、ウェブサーバー/アプリケーションサーバーのように多数のスレッドを同時に処理することを求められる環境に最適なプロセッサーとして、CMT技術による“シンプルなスレッド実行ユニット”による“単純なステップの繰り返し”という処理手法を取ったのだとしている。



“Niagara”の構造

“Niagara”では、栗原氏が「枯れた技術」と評するUltraSPARC IIに相当するパイプラインを採用。8つのコアを内蔵し、それぞれが4スレッドを同時実行可能で、プロセッサーあたり32スレッドの同時実行に対応する。キャッシュメモリーは4Way/計3MBの共有2次キャッシュで、各コア/各キャッシュ/FPUは、データ転送速度90GB/秒のクロスバースイッチで接続される。外部メモリーはDDR2 SDRAMを4チャネル使用、消費電力は70W以下、トランジスター数は約3億個、ダイサイズは378mm2、プロセスルールは90nm。この日の段階では“Niagara”の製品ラインナップ数や製品ごとの動作周波数については明らかにされなかったが、栗原氏によると動作周波数は「1.2GHz前後」になるという。現時点では、単純に動作周波数がこれより高いだけの“Niagara”は検討していないといい、同社が考える方向性に対してベストなバランスのデザインが、1.2GHz前後/3MBキャッシュなのだとしている。

“Niagara”搭載システムの構成。プロセッサーへのメモリーやネットワークのコントローラーの統合が進んだことで、システム全体でのチップ数の削減が図られている

栗原氏は、“Niagara”の特徴について、消費電力あたりの処理性能と床面積あたりの処理性能を劇的に向上させた低消費電力/高スループットのプロセッサーだとして、「広い範囲の実用アプリケーションで高い性能を出せる、新世代の“エコ”プロセッサー」と表現した。

なお、製品出荷に向けた“Niagara”の開発スケジュールについては、栗原氏の経験上では初めて「計画が前倒しになっている」ほどに現時点では非常に順調に進んでいるといい、1度目のTapeout(デザイン工程の完了)を2004年5月に、最初のシリコンでのテストを2004年6月に行ない、2度目のTapeoutを2005年1月末から2004年11月に前倒して完了、今年2月には第2バージョンのシリコンでのテストが行なわれたという。現在は、最終的な製品化に向けたブラッシュアップ、システムやOS(Solaris)を含めたチューニングの段階に入っているといい、2006年の初頭には製品の出荷となる見込みだという。



カテゴリートップへ

注目ニュース

ASCII倶楽部

プレミアムPC試用レポート

ピックアップ

ASCII.jp RSS2.0 配信中

ASCII.jpメール デジタルMac/iPodマガジン