ロードマップでわかる！当世プロセッサー事情 第896回

Arm自社設計「AGI CPU」の全貌、10-wideデコードと2ダイ構成で見せた優等生的な実力

最大3.7GHz・最大136コアのラインナップと
保守的なDDR5採用の背景

　ちなみに性能というわけでもないが、設計目標としてメモリーレイテンシーを100ns未満にするという項目があり、外部メモリーにアクセスする場合もこれを満たせたとのことだ。

メモリーレイテンシー100ns未満を達成できている。キャッシュコヒーレンシなのでNUMA 1かと思ったらNUMA 2構成というのは意外だが、単にベンチマークで隣のダイの先のDDR5にアクセスすると遅くなるからNUMA 2にしたというだけかもしれない

　これに加え、今回主要なスペックも公開された。

AGI CPUの主要なスペック。ダイが1つという状態での動作は想定していないのかもしれない

　製品のSKUとしては64/128/136コアの3種類があり、64コアでは最大3.7GHzまで動作周波数が引き上げられること、メモリーはDDR5 RDIMMのみのサポートで、1 DIMM/チャンネルでは8800MHzだが、意外にも2 DIMM/チャンネルでも6400MHzまでいけることなどが示された。

　質疑応答の中で出たのは、64コアの製品でもダイは2つとのこと。またメモリーに関してLPDDR5x/LPDDR6をサポートしなかった理由については「SoC構築にあたってのIPの入手可能性や成熟度といった複数の要因、およびボードレベルにおける特定のメモリー技術がもたらすコスト面の影響などに基づき、トレードオフを考慮した結果として、今世代においてはDDR5が最良の選択であると判断した」とのことだった。このあたりは、Armにとって最初のシリコン製品であり、多少保守的に振れたとしても不思議ではない。

　SLCのRemote cachingとは、連載895回で紹介したIBM z18(仮)のL4みたいな話ではなく、2つのダイのSLCは両方のダイで共有される、という話と思われる。

　今回の説明の中で、2ソケット構成でソケット間をどうつなぐかに関しては一切の説明がなかった。実際、2ソケットのDual Node reference serverの仕様見ても、そのあたりの話が一切ない。

本来CPUからは6×PCIe 6.0 x16が出るのに、拡張スロットは全然数が足りない。PCIe x16を2本くらい使って相互接続するのは簡単そうに思えるのだが……

　なんとなく物理的にはCXLのレーンを利用して、その上にAMBA CHIを通しているのではないかという気がするのだが、こうした詳細では「まだ時期尚早」という返事しか返ってこなかったのが残念ではある。

　基本的には優等生的というか、実にリファレンスらしい構成をそのままシリコンにしたという感じなのがAGI CPUだった。では同じアーキテクチャーを攻めて作るとどうなるか？　という話を次回したい。