ロードマップでわかる！当世プロセッサー事情 第890回

Samsung「SF2P」の全貌！ GAA最大の弱点であるPMOS性能低下を克服し、TSMC追撃へ準備万端

配線抵抗・寄生容量を削減する新構造パイパーセルと高電圧動作の安定化

　次はMOL/BEOL周りの改善の話。昨今のプロセスでは低消費電力動作だけでなく、中には電圧を高めての高速動作が求められる場合もある。このためには、MOLやBEOLの最適化が必要になるという趣旨である(Photo10)。

MOLやBEOL部の抵抗が減ると、結果的にそれだけトランジスタに高い電圧がかけられる(抵抗に起因する電圧の分圧が減る)分、それだけ動作h数は数を上げやすいという話

　具体的には、MOL/BEOLを構築する際のエッチングプロセスを改良するとともに、メタル充填プロセスを新しいものに変更したことで、Source/Drainのコンタクト抵抗を40%、貫通VIAの抵抗を30%減らすことに成功したとしており、この結果例えば1.1V動作における動作周波数を4%向上できたとする。

4%の動作周波数向上は、公称動作電圧(0.7V)と比較しての数字である。もっとも電圧があがるとトランジスタの性能も上がるため、純粋にこの抵抗削減だけで4%向上と言えるかどうかは怪しい

　またBEOL部分での寄生容量も15～17%の削減に成功している。特に配線間隔を詰めたケースでの容量削減が大きいため、特に他のセルよりもBEOL部分の寄生容量の割合が高いxHDセルにおいて、非常に効果的な消費電力低減ソリューションとなるとしている。

BEOL部分での寄生容量も15～17%の削減に成功している。容量と抵抗の両方が削減できているので、ここで費やされる電力が大きく減るのは間違いない

　実際高Vdd(1.1V)の動作領域において、Vminを14%削減できたと論文では説明している。

この結果は製品レベルでの検証を行った結果という話なので、単なるリング・オシレーターではなく、複数種類のセルを混載したテストチップ(Cortex-Aなんかを使ったものだろう)での結果と思われる

　高密度(HD)セルの柔軟性を高めるために、今回導入されたのがハイパーセル構造である。駆動電流を増やすのに一番手っ取り早い方法は、複数のトランジスタを並べて同時に動かすというやり方だ。

ハイパーセルの概要。「上」といっても3次元のZ方向ではなく(これができたらCFETどころの話でなくなる)、この図でいうところの上なので、実際は二次元配置でいう縦方向の高さが2倍になるという形だ。ちなみにハイパーセルの効果はシミュレーションでなくハードウェアで確認されたとしている

　下の画像の右図で言えば、Single HeightからDouble Heightへの移行がこれで、VSSのラインだけ共通にして、その上下に2つのトランジスタを並べる格好だ。

　ハイパーセルはこれをもう一歩進め、VSSを挟んで上下に並んでいる2つのNMOSトランジスタを1つにまとめてしまう格好だ。これをさらに進めて、3つや4つのトランジスタを並べると、VSSを挟むNMOSだけでなくVDDを挟むPMOSも1つにまとめられる。これにより、10～20%の性能改善が果たされたとする。

　PMOSだけ結合すると10%、NMOSだけで20%弱、PMOS/NMOS両方を結合すると20%強といったところだろうか。これはあくまでも駆動電流を大きく取る必要がある部分だけなので、回路全体にこれを使うわけにはいかないのだが。

右グラフをみると1st OptimizeとThis Workであまり大きな差がないように見えるが、ちゃんと平均を取ると左図のように明確に改善されているのがわかる。Vminそのものの低下より、Vth mismatchが大きく減ったことの方が大きい

　また信頼性も今回大きく改善されたとする。ロジックにしてもSRAMにしても、安定して低電圧動作するためには、局所的なVtのバラつきが一番大きな影響をおよぼすとする。上の画像はSRAMを構築した結果であるが、まずVminが18%削減可能となり、またVminのバラつき(横軸)も14%削減できた、としている。これは右のVminの頻度分布を見ても明白で、最適化前は1.4V以上のものも存在したのが、最適化後は1V程度までばらつきが抑えられている。

　信頼性試験に関しては、もちろんすべての項目で要件をパスしているのだが、TDDB(Time Dependent Dielectric Breakdown:経時酸化膜破壊)試験ではより優れたマージンを確保できたとしている。

信頼性試験の結果。HCI/BTI/TDDBの詳細は連載784回で説明している

　VLSI Symposiumはあくまで技術発表の場なので、では欠陥密度がどのくらいといった話は行なわれない。ただすでにSF2Pは量産準備ができていることは説明されており、それもあって冒頭に触れたようにいくつかのユーザーが評価を開始しているとする。

　とりあえずこれでTSMC/Samsung/Intelがいずれも安定してGAAプロセスの量産を開始しているわけで、あとはRapidusが本当にこれに加われるのか？　というあたりだろうか？

　そしてすでに競争は第2世代というかSamsung的には第4世代になるわけだが、TSMC A14、Intel 14A、それとSF1.4がいつ量産開始になるのか(量産開始状態にこぎつけることが可能なのか)というのが次の関心になった感がある。とりあえずSamsungが安定してSF2Pを量産できそう、というのは朗報と捉えていいだろう。