ロードマップでわかる！当世プロセッサー事情 第837回

NanosheetからForksheet、そしてCFETへ──TSMCが描くA14以降の微細化戦略

NanosheetはForksheetより電流を小さくできる

　NanosheetとForksheetの違いについて説明しよう。Nanosheetの場合は、Sheetの厚みが均一になる(というか、均一になるように作っている)のに対し、Forksheetの場合は根本(誘電部となるWall)の根元がやや太いテーパー状になってしまう関係でゲート制御がNanosheetよりも難しく、結果としてSCE(Short Channel Effect)が悪化する。

SCEは、チャネル長が短くなると、オフにしていてもリーク電流が流れてしまう現象である

　左のグラフがそれで、NanosheetはOffにした時に流れる電流(Ioff)が基本的にはForksheetより少ないというか、ForksheetにするとIoffがNanosheetに比べて増える、というのが正しい表現なのだろう。

　加えて幅を狭めた場合、今度はIonにおける電流値が減る。結果から言うと、幅を狭めたForksheet(Scaled NSH)の特性は、もともとのNanosheet(NSH)と比べ、「Ioffの電流は大して変わらず、それでいてIonの電流が大幅に減る」という、単に性能が悪化したトランジスタになってしまうことがわかる。

　ただ特性に関して言えば、下の画像で示すようにNanosheetではSheetの数を増えすだけで(Ioffを増やさずに)Ionを増やせる(左グラフ)ほか、Forksheetの場合はデバイスの静電容量はむしろNanosheetより減らせる(右グラフ)というメリットもある。

右グラフは縦軸が静電容量である。ちなみにNanosheetにSheetを1枚追加した構成が一番静電容量が大きくなる

　ちなみにSheetを1枚増やすことで最小動作電圧が20mV下げられるほか、定格(RM+WMの矢印がある電圧)では、動作マージンが3%増えるという形でトランジスタの動作特性が改善されるというメリットもあるとする。

容量2MbitのSRAMを試作しての結果とのこと。電圧は下げられるが、ただし静電容量が増える分消費電力も増えるので、ここはトレードオフになるという

　話は変わるが、NanosheetがFinFETより有利(?)なのは、薄型化が容易なことだ。エピタキシー(基板上に薄膜を形成する手法)で厚みを楽に調整できるので、FinFETのように薄くしたら倒れたり、折れたりすることにはならない。

TshはSheetの厚み(Thickness)の意味。Tsh+はReferenceより厚みを増やした場合、Tsh-は減らした場合である

　もっともSheetの数だけエピタキシーの工程を入れる必要があるので、手順そのものはFinFETより大幅に増える可能性があるので、工程全体で考えるとあまり楽ではないのかもしれないが。

　それはともかくNanosheetを利用する場合、Sheetの厚みを薄くすることでDIBL(Drain Induced Barrier Lowering:ドレイン誘起障壁低下)の電圧を下げられるメリットがある一方、チャネル抵抗そのものの増加と、量子閉じ込め効果(Quantum Confinement Effect)に起因するVtの上昇はトランジスタの劣化を加速させる。

　これを避けるために、デバイスのパラメーター調整、それと新しいWFMの解決策が必要とTSMCは論じている。

厚みを減らすと、Vtが40mVほど上がってしまう(右グラフ)。これを青いところまで引き下げるために、新しいWFMが必要となる

Forksheetはテーパー具合を軽減できれば性能が改善する

　ここで再び話がForksheetに戻ってくる。Forksheetの特性がNanosheetより悪化する理由の1つは、間にWallを挟むと、Sheetがテーパー状になってしまうことに起因する。であれば、それを完全になくすのは無理にしても、そのテーパー具合を軽減できれば性能が改善する、としている。

FSHをどう作るかにもかかっているのだが、従来(例えばimecが2020年のIEDMで講演した方法)ではまずNanosheetを(NFET/PFETとまとめて)構築した後で、Wallの部分を削ってそこに誘電材を埋め込む形となる。ここでどうテーパーを減らすかに関しての説明は今回はなかった

　具体的には、DIBLを10～20mV/V程度減らし、それでいて静電容量の増加は最小限に抑えられるとする。おもしろいのはテーパー構造になっているForksheetの方がやや静電容量が低いことで、これはゲート制御を回復するためにWMFの体積が増えることになり、これが静電容量増加をともなうためとのことである。

　ForksheetのWallの材質もまた性能に影響を与えるとしている。当然ながら誘電材料として具体的になにを利用したのかに関する説明はないのだが、とりあえず誘電体A/B/Cという3種類の材質によって特性が変わることが示されている。

左はDIBLとSWS(Subthreshold Swingの関係で、SWSは低いほど好ましい。右は速度とチャネルの抵抗値の関係で、この2つのグラフで言えば材料Cが一番好ましい

　上の画像のグラフは特性の一例であるが、特性はこれ「だけ」ではないので、さまざまな特性の変化を見ながらのトレードオフが重要ということを示しているとする。

おそらく上の画像とはまた別の材質(順番が違う)のだろう。今度は材質X/Y/Zになっている

　この材質に関してで言うと、材質とSheetの幅が、Vtの変動に大きな影響を与えていることも判明しており、実際左で言うと幅を6nmほど詰めるとVtは40mV近く向上、逆に7nm広げると40mVほど低下するとしている。

　つまり幅を広げるほど効率の良い動作が可能であるが、ただしトランジスタの密度は下がるのでここもまたトレードオフということになる。このVtが変動する理由は、ForksheetのWall部分に発生する電荷の変動である。WallとChannel、それとS/Dが近接している関係で、絶縁材料内部の固定電荷が変動するというわけだ。

　それとNanosheetに比べて、Forksheetの場合は構造的にゲート抵抗が高くならざるを得ない。この影響を改善するためにも、より改善されたWFMが必要としている。

SheetとSheetの経路が半分になってしまうのがその理由としている

　こうした問題はあるものの、すでにForksheetを利用しての6電圧での動作が可能とされ、その電圧差は250mVを超えている。これにより、用途に応じた電圧(と動作周波数)を選んで利用することがForksheetでも可能としている。

Nanosheetの方が若干電圧差が大きいとはいえ、大きな差ではない