Ru配線にAGを併用すると配線遅延を大幅に改善できる
下の画像はそのRu配線で、配線ピッチとアスペクト比を変えながらいろいろ試作した結果である。アスペクト比を4まで引き上げると、どんどん配線領域の面積が増大し、これにともない配線抵抗が下がっているのがわかる。
そのRuの最適化の効果を検討したのが下の画像である、Thin Filmとあるように、これはまだパターニング(配線構成)の前段階、まだエッチングを行なわず全面Ruの膜が覆っている段階での比較である。ここでは接着層やRuの蒸着条件、および蒸着後の主要な処理などについて4種類の最適化技法を行ない、その結果を比較したものである。
Bundle 1とBundle 4で比較すると、Bundle 4の方が配線抵抗が7%ほど減少したとしている。では大きめの結晶になるといいのか? というとそういうわけでもないようで、実際にはOptimization Package 3が一番性能が良く、16%の抵抗削減が実現できたそうだ。
次がAGの効果を示すパラメーターである。要するに誘電体の中にAGを構築するにあたり、どの程度のAGだと効果的か、を示すものだ。横軸は溝の高さそのものである。結果から言えば、部分的にAGを入れるだけでも25%程度寄生容量を減らせ、100%のAGを構成できればさらに効果が高まる可能性がある、としている。
中央のグラフで、例えば比率が0.1というのは、溝の底に10%の高さのAGがあり、残りは全部誘電体で埋められているというもの。1.0は全体が誘電体ではなくAGで構成されていることを示す。ちなみにこれは実験結果を元にシミュレーションした結果とのこと
下の画像は実際にAGあり/なしでRuベースの配線層を構築したもので、配線ピッチ25nmでも間の溝にAGが構成できることを示している。
下の画像、は実際にサブトラクティブで形成したRu配線層とその上層の配線層との接続されている様子と、さらに信号の劣化を比較したものである。少なくともこのレベルで言えば、VIAとの接続による信号の劣化などは確認できず、通常のCu配線の場合と明示的な差はない、という結論になったとする。
上層の配線層の材料は明示されていないが、おそらくCuベースと思われる。VIAは色から見てこれもCuで、M0~M3あたりで使われるTa(タングステン)ではない模様。あくまでもテスト用なので問題はないだろう
また配線層の構成にあたっては、VIAのPunch-throughという現象を防ぐ必要がある。これは垂直方向の貫通VIAがAGを「突き抜けてしまう」ことだ。
記事冒頭の画像右側の写真がこれ。VIAが正しくRu配線につながっている(一番左のVIA)ものもあるが、あとの5本のVIAは全部変な場所になっている。ただそうした場合でもAGが潰れたり、誘電体をVIAが突き抜けたりしていないことが確認できたとする
従来はこれを防ぐため、隣接する次のVIAにAGが構成されないように、余分なパターニング作業が必要になっていた。ところが今回意図的にVIAを本来の位置とずらして構成したところ、確かにVIAは変な位置に構築されたが、それがAGを壊したり突き抜けたりしていなかった。要するにAGを利用するための余分なパターニング作業を省けることが確認できた、としている。
結論としては、Ruを利用することでより微細化した配線層を現状のプロセスの延長で製造可能であり、配線抵抗を大幅に減らせるほか、AGを併用することで寄生容量も減らせ、結果として配線遅延の問題を大幅に改善でき、今後のトランジスタ微細化にともなう配線密度向上にも耐えられる「可能性がある」ことが示された、とする。
問題はまだ実際に高密度配線が可能かどうかは不明なことで、次はピッチ10nm台の配線層構築などを実際に行なってその特性を調べる必要がある。また(これはCoも同じだが)Ruは熱伝導率が低いことや、貴金属ということでコストが高いこと、あと変わったところでは他元素と混ざりやすく、リサイクルが大変といった問題もある。こうした問題を解決しつつ、実際に製品に採用されるようになるのは、これも早くて2030年代以降だろうと思われる。

この連載の記事
-
第852回
PC
Google最新TPU「Ironwood」は前世代比4.7倍の性能向上かつ160Wの低消費電力で圧倒的省エネを実現 -
第851回
PC
Instinct MI400/MI500登場でAI/HPC向けGPUはどう変わる? CoWoS-L採用の詳細も判明 AMD GPUロードマップ -
第850回
デジタル
Zen 6+Zen 6c、そしてZen 7へ! EPYCは256コアへ向かう AMD CPUロードマップ -
第849回
PC
d-MatrixのAIプロセッサーCorsairはNVIDIA GB200に匹敵する性能を600Wの消費電力で実現 -
第848回
PC
消えたTofinoの残響 Intel IPU E2200がつなぐイーサネットの未来 -
第847回
PC
国産プロセッサーのPEZY-SC4sが消費電力わずか212Wで高効率99.2%を記録! 次世代省電力チップの決定版に王手 -
第846回
PC
Eコア288基の次世代Xeon「Clearwater Forest」に見る効率設計の極意 インテル CPUロードマップ -
第845回
PC
最大256MB共有キャッシュ対応で大規模処理も快適! Cuzcoが実現する高性能・拡張自在なRISC-Vプロセッサーの秘密 -
第844回
PC
耐量子暗号対応でセキュリティ強化! IBMのPower11が叶えた高信頼性と高速AI推論 -
第843回
PC
NVIDIAとインテルの協業発表によりGB10のCPUをx86に置き換えた新世代AIチップが登場する? -
第842回
PC
双方向8Tbps伝送の次世代光インターコネクト! AyarLabsのTeraPHYがもたらす革新的光通信の詳細 - この連載の一覧へ















