ロードマップでわかる！当世プロセッサー事情 第700回

インテルが10年先を見据えた最先端の半導体技術を発表　インテル CPUロードマップ

　先週の続きで、今回もIEDM(International Electron Devices Meeting)でのインテルの発表を解説しよう。ただ先週と異なり、今週は直近のロードマップに絡む話が一切ない。そのずっと先、10年先の話である。

　IEDMにおけるインテルの発表論文は以下の9本である。

IEDMにおけるインテルの発表論文
論文No.	論文テーマ
27.3	Enabling Next Generation 3D Heterogeneous Integration Architectures on Intel Process
7.5	Gate length scaling beyond Si: Mono-layer 2D Channel FETs Robust to Short Channel Effects
28.5	Characterization and Closed Form Modeling of Edge/Top/Hybrid Metal-2D Semiconductor Contacts
6.7	Hafnia-Based FeRAM: A Path Toward Ultra-High Density for Next-Generation High-Speed Embedded Memory
13.1	Multi-domain Phase-field Modeling of Polycrystalline Hafnia-based (Anti-)ferroelectrics Capable of Representing Defects, Wake-up and Fatigue
35.1	Scaled Submicron Field-Plated Enhancement Mode High-K Gallium Nitride Transistors on 300mm Si(111) Wafer with Power FoM(RONxQGG) of 3 mohm-nC at 40V and fT/fMAX of 130/680GHz
36.4	Low voltage and high-speed switching of a magnetoelectric element for energy efficient compute
22.5	A Scalable In-Memory Clustered Annealer for Travelling Salesman Problems with Temporal Noise of FinFET
8.4	Mitigating Impact of Defects On Performance With Classical Device Engineering of Scaled Si/SiGe qubit arrays

　このうち22.5の、巡回セールスマン問題を解くためのIn-Memory Clustered Annealerは、筆頭筆者はジョージア工科大のAnni Lu博士で、インテルは共著者として3人が名前を連ねているに留まるので、ややインテルの発表とは言い難い。さらに、先頭の27.3は先週解説した内容なので、その他の論文を簡単に紹介したい。

TDMを使ってシリコンよりも高速かつ薄いトランジスタを構築

　まず7.5は、TMD(Transition Metal Dichalcogenides：遷移金属ジカルコゲナイド)を使って2Dナノシートを構築、これでGAA(Gate All Around)構成のトランジスタを構築するという論文である。

この原子3つ分のシートの厚みは0.7Å。これを利用することで、Si(シリコン)よりもずっと高速かつ薄いチャネルが構成できる、としている

　実際にこれを利用するとGAAの効率をずっと引き上げられる、というのが“Vision”である。

あくまで“Vision”なのであって、現実的には量産向けにこれをどうやって積層するかの技術はまだ確立されていない

　GAAというか積層ナノシートは、縦方向にシートを積むことで駆動電流を増やせるが、左が従来型のシリコンベースのGAAで、右は今回の積層ナノシートを利用した場合の構成になる。

　これによりゲート長を5nmあたりまで縮められるとともに、電荷の移動量を増やし、かつ低消費電力にできるというものだ。下の画像は実際にナノシートを挟むかたちでGAAをスタックした試作品の断面構造である。

今回は示さないが、シングルゲートに比べてこのダブルゲートのデバイスは特性が向上していることも論文では示されている

　ちなみに下の画像がシングルゲートの場合の作り方である。予想どおりであるが、露光はEUV(極端紫外線)ではなく電子ビームである。

ダブルゲートの場合は、下に薄く示されている工程を実施すれば実現できる。マルチゲートの場合は層数だけこれを繰り返すかたちだ

　電子ビーム露光はEUVよりはるかに解像度が高いので、微細なパターン描画ができる(電界放出型で0.1nm程度、電子放出型でも1nm未満で描画可能)うえ、高価なマスクを製造する必要もないが、スループットがEUVに輪をかけて低いため、量産にはまるで適さない。

　ただ研究用途にはこれで十分であり、逆に言えばこれを量産に持っていくためにはEUVでこの工程を実現するための技術開発が必要になる。今回の発表は、世代的に言えばIntel 18Aの先の先くらいの話であるが、そうした技術開発も怠らない、という内容である。

　このナノシートに絡む発表が28.5である。

シートそのものは先の28.5と同じくTMDである。これを金の電極とどうつなぐか、というのが左図。中央はこのコンタクトがどこで利用されるかという話、右は接続部の電流の流れ方をシミュレーションしたものである

　ナノシートはどこかで電極につなげる必要がある。このつなげ方でEdge Contact(端だけを接触する)とTop Contact(面で上から抑え込むように接触する)、それとHybrid Contact(L字型をした電極に差し込む形で、面と端の両方で接続する)の3種類の接続方法について比較した、という話である。

　上の画像が、断面のシミュレーション画像で、結果から言えば金の端子に溝を掘り、そこにTMDのナノシートを差し込むような形になる。ここで色が寸法当たりの電流量になる。金の端子とTMDの所が色が濃いことで、ここで電流が大量に流れているのがわかるかと思う。

　そもそもGAAで複数のトランジスタを積層する理由は駆動電流を増すためであり、したがってナノシートに大量の電流を流せるようにするためには、端子とシートの間の接続にも工夫が要るというわけだ。

　もっともこの論文では、Hybrid Contactにすると電流量は増えるが、同時に抵抗も増えることが示されており、この部分をさらに改善するための研究が今後必要とまとめられているあたり、これもまだ先の先の技術ではある。

※お詫びと訂正：露光に関する漢字表記の一部に誤記がありました。記事を訂正してお詫びします。（2023年1月5日）