ロードマップでわかる！当世プロセッサー事情 第676回

かつては夢物語だった光コンピューターを実現したLightmatter　AIプロセッサーの昨今

初のPNPベースのプロセッサー
Enviseが誕生

　このPNPの概念をLightmatterが発表したのは2019年のことであるが、そのLightmatterは今年3月に、Enviseと呼ばれる初のPNPベースのプロセッサーを発表した。

　Enviseの外観は「電源端子が4つ？」に見えるが、これを拡大してみると、16レーン(?)の光出力が4組用意されているようだ。

パッケージそのものはBGAタイプで、電源などは裏面のボールから供給する格好に見える

最初は「電源端子？」と思ったのだが、よく見たら光インターコネクトだった

　内部構造であるが、これが今ひとつわからない。と言うのは、“Inside the chip”で示されたのが下の2つの画像である。

RISC Coreの詳細は不明だが、例えばRISC-V(RV64Gあたり)の、比較的シンプルなものであればエリアサイズはかなり小さいだろう。ただ32個も必要なのかはわからない

この図ではPhotonic Tensorcore Controlが21行×7列×2になっているが、この数字が正確なのか、ただのイメージ図なのかは不明

　察するに、Enviseは2層構造になっており、下層がいわゆるCMOSベースのチップで、その上にPNPが搭載される格好になっているのだろう。

　なぜCMOSが下層か？　というと、パッケージ裏面からBGAの形で信号を引っ張りだすとしたら、間にSilicon Photonicsを利用したPNP層が挟まっているのは、配線取り回しでいろいろと不都合が多い。したがって最終的なパッケージは、CMOS層の上にPNP層が載っていると考えるのが自然だ。

　ただそれをまとめて製造しているのか、それともCMOS層とPNP層を別々に製造して、後工程で張り合わせているのかは不明である。現時点では張り合わせているように思う。

　作り方はともかくとして、まず下の画像のPNP層の方だが、こちらは32個のRISCコアと500MBのSRAM、それとGraph Processor(グラフ処理をここで行なうのだろう)とPhotonic Tensorcore Controlユニット、あとはPCIeとFabric(Enviseは複数チップで連動させることが可能で、その際の外部I/FがこのFabricに当たる部分だろう)から構成される。

　おそらくPhotonic Tensorcore ControlはPNPの制御部分のロジックで、ここにはTSVも搭載されており、そのTSVでPNP層と接続するものと思われる。一方のPNP層の方、こちらは147個のMZI(LightmatterではこれをPhoto Arithmetic Unitと呼んでいるが、MZIだけなのか、他になにか入っているのかは不明)が2組用意される。

　中央に隙間があるのは、ちょうどこの下にCMOS部のPhotonic Tensorcore Controlが位置する格好になっており、ここから制御信号がTSV経由で渡されてPhotonic Tensorcore Controlに分配される格好なのだろう。

　LightmatterはこのEnviseをチップ単体売りではなく、システム売りの形で提供することを想定している。

4Uサーバー1台に、Enviseが16個搭載される