12VHPWRでは2倍以上の電流に対応
コネクターに電力を監視する4Pinを追加
コネクター部の3Dモデリングが下の画像だ。寸法としては、幅20.85mm×高さ8.45mm(下の4pin部を含む)×奥行14.00mmとなっており、現在の2×4pinより少しだけ横幅がある程度の小さなコネクターである。
上の画像で、左下から右に向かってPin 1, Pin 2, ……Pin 6となり、上の段が左からPin 7で始まって右上がPin 12となる。一方その下の4pinコネクターは左からS1, S2, S3, S4という番号がついている。ここでそれぞれのコネクターの役割は下の画像の通りである。
まずPin 1~6の+12V3/V4というのは、これまでの2×3あるいは2×4コネクターに供給されていたのと同じ、+12VのAIC向け電源である。2×3では3pinで75Wなのでpinあたり2.1A弱。2×4では同じ3pinで150Wだったのでpinあたり4.2A弱だったのに対し、12VHPWRではpinあたり8.3A強(ピークでは9.2A弱)と電流が2倍以上に増えるので、電源側もこれに対応して出力を大幅に引き上げる必要がある。
大電流に対応するため、配線についても16 AWG(外径1.29mm)が要求されている。Pin 7~12はCOM(Common)で、要するにGND(厳密に言えばGNDとCOMは違うのだが、ここではほぼ同じ意味と考えてよい)である。こちらも当然16 AWGでの配線が要求されている。
さて問題はその2×6の下にぶら下がる4つのPinである。S1/S2は後にするとして、先にS3/S4のSense0/Sense1について。実はこのSenseという信号は2×3なり2×4コネクターにもある(2×3はSense0のみ)。これはなにか? と言うと、AIC側にどんな電力が供給されているかを認識させるものだ。
2×3の場合は、Sense0がOpen(なにもつながっていない)の場合は電源コネクターがつながっていない、GNDになっている場合はコネクターがつながっていることを認識できる。これは2×4も同じで、以下の状況が把握できる。
2×3/2×4コネクターと電源の関係 | ||||||
---|---|---|---|---|---|---|
Sense0 | Sense1 | 状態 | ||||
GND | GND | 2×4コネクターがつながっており、150W供給できる | ||||
Open | GND | 未使用(予約) | ||||
GND | Open | 2×3コネクターがつながっており、75W供給できる | ||||
Open | Open | コネクターがつながっていない |
ただ2×3/2×4コネクターの場合は、2×3と2×4の両方の場合がありえるためにこうした構成になっているが、12VHPWRコネクターではそもそも2×6の構成しか存在しない。その代わり、というのもなんだがSense 0/1では実際に出力できる電力を示すことになっている。
12VHPWRコネクターと電源の関係 | ||||||
---|---|---|---|---|---|---|
Sense0 | Sense1 | 起動直後の出力 | 初期設定完了後の出力 | |||
GND | GND | 375W | 600W | |||
Open | GND | 225W | 450W | |||
GND | Open | 150W | 300W | |||
Open | Open | 100W | 150W |
要するに12VHPWRコネクターを搭載しているからといって、必ずしもフルに600Wが供給できるわけではなく、もっと供給電力が少ないものも存在する(このあたりは電源自身の製品構成による)という話である。
この結果として、同じコネクター形状ながら出力の違うケーブルが混在する可能性もある。このあたりを明確にするために、2×6の12VHPWRコネクターには、明示的に最大出力を示すように規定されている。
ちなみに仕様によれば、この最大出力は「ダイナミックに変更することもできる(ただし変更はスタンバイモードに入っている間のみ)」という規定がある。この規定がどういうケースで利用されるのか、という話はこのあとに説明する。

この連載の記事
-
第812回
PC
2倍の帯域をほぼ同等の電力で実現するTSMCのHPC向け次世代SoIC IEDM 2024レポート -
第811回
PC
Panther Lakeを2025年後半、Nova Lakeを2026年に投入 インテル CPUロードマップ -
第810回
PC
2nmプロセスのN2がTSMCで今年量産開始 IEDM 2024レポート -
第809回
PC
銅配線をルテニウム配線に変えると抵抗を25%削減できる IEDM 2024レポート -
第808回
PC
酸化ハフニウム(HfO2)でフィンをカバーすると性能が改善、TMD半導体の実現に近づく IEDM 2024レポート -
第807回
PC
Core Ultra 200H/U/Sをあえて組み込み向けに投入するのはあの強敵に対抗するため インテル CPUロードマップ -
第806回
PC
トランジスタ最先端! RibbonFETに最適なゲート長とフィン厚が判明 IEDM 2024レポート -
第805回
PC
1万5000以上のチップレットを数分で構築する新技法SLTは従来比で100倍以上早い! IEDM 2024レポート -
第804回
PC
AI向けシステムの課題は電力とメモリーの膨大な消費量 IEDM 2024レポート -
第803回
PC
トランジスタの当面の目標は電圧を0.3V未満に抑えつつ動作効率を5倍以上に引き上げること IEDM 2024レポート -
第802回
PC
16年間に渡り不可欠な存在であったISA Bus 消え去ったI/F史 - この連載の一覧へ